逆天PCB论坛-博励PCB培训-吴老师-报名QQ65964512

逆天PCB论坛创始人

http://bbs.ntpcb.com/u.php?uid=9138  [收藏] [复制]

老吴

欢迎加微信:fligerwu

  • 1190

    关注

  • 3803

    粉丝

  • 14464

    访客

  • 等级:三级逆天
  • 身份:管理员
  • 总积分:215848
  • 男,1986-09-11

最后登录:2024-03-28

更多资料

日志

关于DDR3的对比研究

2016-03-04 11:36
为实现集成式用户体验,如今的设备支持的功能越来越多,使各类接口承担了大量数据流量压力。为了更高效地处理这些数据,提供高带宽的快速内存可解当前的燃眉之急。尽管内存的种类多种多样,但在通过高带宽数据传输接口提供大量动态随机存取存储时,双倍数据速率(DDR)内存仍占据着主导地位。这些类型的内存之所以被称为双倍数据速率是因为相比单数据速率内存,它们可以在一个内存时钟周期内进行两次数据传输,进而提供双倍的性能。
一般来说,DDR内存有多个存储体,内含交错的存储阵列以及预取缓冲区。对于所有数据传输而言,内存地址可划分为存储体地址、行地址和列地址。DDR内存的性能优势主要体现在其预取架构和突发式操作上。当内存访问存储体的一个特定行时,预取缓冲区就会获得一组相邻的数据字,并随后在内存时钟各个沿的I/O管脚上突发,无需单独的列地址。因此,预取缓冲区越大,带宽就越高。此外,通过创建含有多个DDR内存芯片的模块也可以实现高带宽。

〈对于所有数据传输而言,内存地址可划分为存储体地址、行地址和列地址。DDR内存的性能优势主要体现在其预取架构和突发式操作上。〉

在正常操作前,DDR内存必须要以预先定义的方式进行上电和初始化。在进行读/写操作前,需要激活/打开存储体的一个特定行(基本上是激活并增强该行的信号),待操作完成后,若不再需要访问该行,则可对其进行预充电操作或将其关闭。DDR内存需要定期刷新,这样其内容才不会丢失。

DDR内存的预取缓冲区大小为2n(即每个内存访问周期2个数据字),DDR2内存的预取缓冲区大小为4n(即每个内存访问周期4个数据字),DDR3内存的预取缓冲区大小为8n(即每个内存访问周期8个数据字)。其中,n指I/O接口的大小,通常为4、8或16。这些预取计划的有效性主要得益于空间区域性原则。

了解了这些基本知识后,接下来我们将进一步探讨DDR3内存的具体特性和功能。

DDR3内存

与DDR2内存相比,DDR3内存的性能大大提高,主要体现在功耗进一步降低,能够在更高的时钟频率下运行,且采用了8n预取结构,为数据传输提供了更高带宽。通常,DDR3内存的工作电压为1.5V,内存时钟频率为400MHz~800MHz,从而使每管脚的数据传输速率达到800Mbps~1600Mbps。DDR3内存可在4位、8位、16位I/O接口上运行,支持的突发长度为每内存访问周期4或8个数据字。DDR3内存与DDR2内存的重要特性对比见表1。



表1:DDR3与DDR2内存的特性对比。


除了上述的特性改进之外,DDR3内存中还新增了DDR2内存所不具备的特性:


● 引入了FLY_BY拓扑结构,将命令和地址信号发送到内存模块,从而以更高的速度提供更好的信号完整性。
● 支持写入均衡(Write leveling)和读取均衡(Read leveling)机制,以补偿由FLY_BY拓扑结构造成的倾斜。
● 采用专用ZQ管脚和ZQ校准序列并配合片上校准引擎来校验片内终结器(ODT)电路和输出驱动器。
● 引入了专门的复位管脚。
● 支持低功耗强化特性。
● 支持动态ODT特性,以提高写入操作的信号完整性。

分类:存储技术|回复:6|浏览:1686|全站可见|转载
 
 
删除

lc123456789:学习了,慢慢成长

2020-08-12 14:14 -
删除

ky175:学习了,趋势高速越来越重要了。

2017-04-14 07:59 -
删除

沈俊:又来刷一波,上个这个班真头疼

2016-12-08 09:30 -
删除

沈俊      

2016-11-22 19:36 -
删除

bidinghong    

2016-09-30 21:27 -
删除

502219673:学习,学习,谢谢分享!

2016-03-06 07:56 -

Powered by phpwind v8.7.1 Certificate Copyright Time now is:03-29 01:12
©2003-2011 逆天PCB论坛 版权所有 Gzip disabled 粤ICP备14042835号 问题咨询 | 广告业务点这里