信号的接收端可能是集成芯片的一个引脚，也可能是其他元器件。不论接收端是什么，实际的器件的输入端必然存在寄生电容，接受信号的芯片引脚和相邻引脚之间有一定的寄生电容，和引脚相连的芯片内部的布线也会存在寄生电容，另外引脚和信号返回路径之间也会存在寄生电容。
好复杂，这么多寄生电容！其实很简单，想想电容是什么？两个金属板，中间是某种绝缘介质 ..

很多时候，PCB走线中途会经过过孔、测试点焊盘、短的stub线等，都存在寄生电容，必然对信号造成影响。走线中途的电容对信号的影响要从发射端和接受端两个方面分析，对起点和终点都有影响。
首先按看一下对信号发射端的影响。当一个快速上升的阶跃信号到达电容时，电容快速充电，充电电流和信号电压上升快慢有关，充电电流公式为：I=C*dV/dt。电容量越大，充电电流 ..

中鼎畅讯------中国信号完整性设计领航者北京中鼎畅讯科技有限公司，是于争博士创办的研发及技术服务型企业，专才型信号完整性设计公司，专注解决高速PCB信号完整性设计难题。为客户提供系统化的信号完整性设计、高速PCB设计、高速 PCB故障整改、信号完整性培训等服务。
独有的系统化信号完整性设计方法，一板成功常态化！
16年的丰富经验但不依赖经验，精通SI/PI仿真 ..

1、选择PCB板材
选择PCB板材必须在满足设计需求和可量产性及成本中间取得平衡点。设计需求包含电气和机构这两部分。通常在设计非常高速的PCB板子(大于GHz的频率)时这材质问题会比较重要。例如，现在常用的FR-4材质，在几个GHz的频率时的介质损(dielectric loss)会对信号衰减 有很大的影响，可能就不合用。就电气而言，要注意介电常(dielectric constant)和介 质损在所设计的频率 ..

一、焊盘的重叠
　　1、焊盘（除表面贴焊盘外）的重叠，意味孔的重叠，在钻孔工序会因为在一处多次钻孔导致断钻头，导致孔的损伤。
　　2、多层板中两个孔重叠，如一个孔位为隔离盘，另一孔位为连接盘（花焊盘），这样绘出底片后表现为隔离盘，造成的报废。


二、图形层的滥用
　　1、在一些图形层上做了一些无用的连线，本来是四层板却设计了五层以上的线路 ..

在电路设计中，一般我们很关心信号的质量问题，但有时我们往往局限在信号线上进行研究，而把电源和地当成理想的情况来处理，虽然这 样做能使问题简化，但在高速设计中，这种简化已经是行不通的了。尽管电路设计比较直接的结果是从信号完整性上表现出来的，但我们绝不能因此忽略了电源完整 性设计。因为电源完整性直接影响最终PCB板的信号完整性。电源完整性和 ..

1. 按电路模块进行布局，实现同一功能的相关电路称为一个模块，电路模块中的元件应采用就近集中原则，同时数字电路和模拟电路分开;
2.定位孔、标准孔等非安装孔周围1.27mm 内不得贴装元、器件，螺钉等安装孔周围3.5mm(对于M2.5)、4mm(对于M3)内不得贴装元器件;
3. 卧装电阻、电感(插件)、电解电容等元件的下方避免布过孔，以免波峰焊后过孔与元件壳体短路;
4. 元器件的外侧 ..

pcb设计风险在PCB设计过程中如果能提前预知，提前进行规避，PCB设计成功率会大幅度提高。很多公司评估项目的时候会有一个PCB设计一板成功率的指标。
提高一板成功率关键就在于信号完整性设计。目前的电子系统设计，有很多产品方案，芯片厂商都已经做好了，包括使用什么芯片，外围电路怎么搭建等等。硬件工程师很多时候几乎不需要考虑电路原理的问题，只需要自己把 ..

什么时候需要端接，是一个很多人纠结的问题。通常的一个说法是：短走线不用端接，那多长的走线算短走线？有人说当走线长度超过信号上升时间的1/4时必须端接，也有人说超过1/5必须端接，还有人把这个长度定在了1/6信号的上升时间。众说纷纭，到底哪一个是合理的？这让很多人抓狂！今天就这个问题谈一点个人的看法。
先来看一张图，在图中特定的互联情况下，走线长 ..

什么时候需要进行信号完整性分析？这个问题可能很多人都有疑问。
回答这个问题其实很简单，只需要观察几个现象：您在做PCB的时候是否有调不通的情况？是不是需要反复试验很多电阻电容的值才能勉强让PCB跑起来？是不是总是会出现莫名其妙的问题影响电路工作？是不是需要多次打板才能搞好？
如果有这些现象，那么您需要考虑是不是信号完整性出了问题。什么时候需 ..