深度分析iPhone7 PP_1V0_SMPS5短路烧基带原因
这几天，手机维修行业最热门话题莫过于7代PP_1V0_SMPS5短路烧基带了。
烧基带的问题已经好长一段时间了，行业内技术大神很多，维修方法早已传遍，“防”的方法有飞线，“治”的方法有电击、并电阻等(当然很多是治不好的)，甚至有研究改识别电阻成工程版的。
“防”法：
“治”法：
究其原因，是93脚接地断开了，恰好今天店里有一台7，马上找工程师拍了个图给我。看到没？左下角的2个已经掉了。为了方便阅读理解，再对照点位图看下吧，都是接地点。
这里不评论谁家好坏，其实都没错，但是不够完美。要我说，把这四个点都连起来，也多不了多少成本，0.5cm的铜线值多少钱！如果不嫌麻烦，主板上每条线路都来一条加强，那就双保险了。
那么，为什么接地脚掉了，会导致烧基带呢？网络分析文章也有，但没有深入分析的，我也来班门弄斧一回，尝试更深层次的挖掘原理。以下内容由我和抓波大神阿林老师协作完成。
~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~
首先，我们来看下7代基带电源（为了便于理解，截图经过精简）。截图中左边输入有VDD_S2~VDD_S5、VDD_L1~VDD_L9，这里的S表示SMPS开关电源，L表示LDO低压线性稳压。右边输出有VREG_S*、VSW_S*、VREG_L*，VREG是电压调节，SW就是平常说的相位脚（会电路维修的都知道）,*数字表示第几路。
看下开关电源中关于SW的英文解释吧，看不懂的自行百度/谷歌翻译：This pin is connected to the buck-switching node,close to the upper MOSFET’s source. It is the float-ing return for the upper MOSFET drive signal. It is also used to monitor the switched voltage to prevent turn-on of the lower MOSFET until the voltage is below ~1 V。
就算看不懂，你也应该看到了MOSFET，对，就是MOS管。手机中的电源芯片，不同于电脑，由于高集成度，不得不把基础元件都集成到内部，仅把储能电感电容置于外部。
为了便于理解，我找了一个相似的电源芯片。同样我把多余的东西都去掉了。
解释下引脚的定义：
PVDD：功率电源输入，供给输出的开关管（电流大）
LX：相位脚。内部功率MOSFET开关输出。此引脚连接到输出电感
FB：反馈，电压要稳定，闭环控制不可少，固定电压输出方式的直接接到输出端，通俗点来说就是让电源芯片知道实际输出多少，是否符合电源芯片的要求。
PGND：功率输出地（电流大）
GND：模拟信号地
看下内部结构，找一下集成的MOS管吧
这个框图中，PGND和GND是分开的。如果PGND开路，下管无法形成放电回路，功率电感只进行充电动作，没放电动作，输出电压将升高，由于FB存在，模块关闭上管，电路进入保护状态。
如果GND和PGND同时开路（就是上面图中掉焊盘了的情况），模块不工作，上管G为低电平，由于上管是P管，G为低电平时候，SD导通，S级接PVDD，D输出PVDD电平，会造成后面的电路电压过高而损坏。
再看看手机电路中的S5模块：
电路超级简洁，输入电压来自PP_VDD_MAIN，93脚GND_S5：注意这个GND包含两个功能：1模拟地；2功率地；
当GND_S5完全断开后，VSW_S5电压将持续等于PP_VDD_MAIN,造成后面的基带芯片电压过高烧坏。原来只能承受1V左右的模块，施加一个4V多的电压，不坏才怪
说了这么多，我们来做个实验吧
（为了便于操作，我没有选择手机主板。以下结果仅供参考，可能苹果电源芯片内部设计更严密，但总体是相符的，有兴趣的可以自行实验）
找一片含RT8105的板，挖掉2脚和5脚的接地
焊上芯片，飞入供电3.3V
然后从芯片的接地脚飞出一根线，用于手动接地（图中红细线）
接地状态下，芯片正常输出1.5V电压
当我把接地线断开后，输出电压瞬间变成了3.3V而后变为0，好兴奋！可恶，居然忘记抓波拍照。那么再来一次吧，抓个好波。悲剧来了，芯片烧掉了，变成持续输出3.3V
第一个芯片，英勇牺牲了，围观的有一大波学员，这芯片也太脆弱了，这么多人围观就顶不住了？换！
这次做好了准备抓波，嘿嘿！怎么回事？2.*V？持续？又特么挂了？
没有接地时正常输出1.5V，不接地时输出2.4V
