[业界/制造]英特尔 英特尔「Foveros」3D封装技术打造首款异质处理器 [复制链接]

图五: 英特尔Foveros的区块与架构原理(source: intel)

在年初的架构日上，英特尔也特别针对「Foveros」技术做说明。英特尔指出，不同于过去的3D芯片堆叠技术，Foveros能做到逻辑芯片对逻辑芯片的直接贴合。

英特尔表示，Foveros的问世，可以为装置与系统带来更高性能、高密度、低功耗的处理芯片技术。Foveros可以超越目前被动中介层(interposers)的芯片堆叠技术，同时首次把记忆体堆叠到如CPU、绘图芯片和AI处理器等，这类高性能逻辑芯片之上。

英特尔甚至强调，Foveros技术的问世是该公司在3D封装上的一大进展，是继EMIB(Embedded Multi-die Interconnect Bridge)2D封装技术之后的一大突破。

TSV与μbumps技术是量产关键

而从英特尔所揭露的技术资料可看出，Foveros本身就是一种3D IC技术，透过硅穿孔(Through-Silicon Via, TSV)技术与微凸块(micro-bumps)搭配，把不同的逻辑芯片堆叠起来。

其架构概念就是在一块基础的运算微芯片(compute chiplet)上，以TSV加上微凸块的方式，堆叠其他的运算晶粒(die)和微芯片(chiplets)，例如GPU和记忆体，甚至是RF元件等，最后再把整个结构打包封装。

而英特尔目前所使用的制程已达到10纳米，预计也可以顺利推进至7纳米，也此透过此3D封装技术，将可在单一芯片中达成绝佳的运算效能，并持续推进摩尔定律。

英特尔更特别把此技术称为「脸贴脸(Face-to-Face)」的封装，强调它芯片对芯片封装的特点。而要达成此技术，TSV与微凸块(μbumps)的先进制程技术就是关键，尤其是凸块接点的间距(pitch)仅有约36微米(micron)，如何透过优异的打线流程来达成，就非常考验英特尔的生产技术了。