一、结构特点
KcY 2lTvx whRc Y nJ {?#g*QF|^ FPGA "iOT14J!7 a.片内有大量的逻辑门和触发器，多为查找表结构，实现工艺多为SRAM
f}#pKsX . b.可以通过硬件描述语言进行快速
设计和改进，能够重复
编程 0oM~e c.掉电后一般会丢失原有逻辑配置；时序难规划；不能处理多事件；不适合条件操作
;m7$U DSP 2j( w*k
q~ a.采用数据和
程序分离的哈佛结构和改进的哈佛结构，即数据总线和地址总线分开，使程序和数据分别存储在两个分开的空间，允许取指令和执行指令完全重叠。也就是说在执行上一条指令的同时就可取出下一条指令，并进行译码，这大大的提高了微处理器的速度。
i7Y 96] b.DSP通过汇编或高级语言（如C语言）进行编程，有完善的C语言编译器
>#xpg&2x c.具有软硬件等待功能，能与各种存储器接口
kOJs; k d.有中断处理器及定时控制器，便于构成小规模系统
&Du !*V4A e.有DMA通道控制器及串行通信口等，便于数据传送
V,&s$eQC f.适宜于
量产降低成本，缺点是（硬件）设计一旦确定，便不易于修改
`MEH / hPhN7E03 ZJI|762, ^[d )Hk}L qhiQ!fMQ 二、内部资源
v{&cgod gdHPi; RqH"+/wR FPGA
UB(Q &U_ a.FPGA侧重于设计具有某个功能的硬件
电路，内部资源是VersaTIles（ActelFPGA）之类的微小单元
[4sbOl5yZ b.FPGA内部的连线资源将这些功能模块的内部和模块之间的信号连接起来，构成较大的模块。
2h u;N c.FPGA可以内部实现ALU，加法器，乘法器，累加器，FIFO，SRAM，DDRcontroller，FFT，HDLC，DMA，PWM等等数字电路，也就说我们要用其实现一个特定的或是通用的硬件功能一个或是多个模块，这些模块的各个细节都要要用HDL来描述设计实现
O@??
NF6G d.普遍用于实现数字电路模块，基本上能实现所有的数字电路，传统的数字功能模块，以及客户产品特定需求的数字处理模块
I O|">a6 e.IO的
驱动能力或是
电压都是可编程配置的
n T\ W| DSP
ezy0m}@ a.DSP主要是算法处理，内部资源主要是乘法器，加法器之类的资源，有SPI接口，UART接口，接受一定的指令集
[u/g =^+u b.内部的资源基本上都是现成的，需要客户的需要而重新配置
S9-K c.但是相对来讲其功能是有局限性的，所以主要用于某些特定的领域
QT^W 00 h d.内部有很多现成的硬件模块和接口以及控制器，但是需要
软件编程设定，可以实现PWM控制，接口控制，UART接口，SPI接口等功能
i ]xyD '0 e.受指令集的时钟周期的限制，DSP不能处理太高的信号
k`kmmb> )2u =U9 \jZvP`.2 (g4.bbEm 9C3q4.$D 三、适用场合
RLecKw&1{3 u;;]S!:M 7S 1
Y) FPGA
Cc/?-0a2! FPAG适用于系统高速取样速率（≥几MHZ）、高数据率、框图方式编程、处理任务固定或重复、使用定点。） 适合于高速采样频率下，特别是任务比较固定或重复的情况以及试制样机、系统开发的场合
d%5QEVV DSP
FZb\VUmnV DSP适用于系统较低取样速率、低数据率、多条件操作、处理复杂的多算法任务、使用C语言编程、系统使用浮点。）适合于较低采样速率下多条件进程、特别是复杂的多算法任务
Y <Ta2H ————————————————
)^L+ iht 版权声明：本文为CSDN博主「Clara_D」的原创文章，遵循CC 4.0 by-sa版权协议，转载请附上原文出处链接及本声明。
Y }Rx`%X 原文链接：
https://blog.csdn.net/clara_d/article/details/82355397
