发帖 回复
返回列表  提醒:不能用迅雷等P2P下载,否则下载失败标(二级)的板块,需二级才能下载,没二级不要购买,下载不了
  • 65阅读
  • 5回复

[资料贡献]外部高速缓存SDRAM的基本读写流程 [复制链接]

上一主题 下一主题
 

性别:
人妖
发帖
202
金币
1
提示:会员销售的附件,下载积分 = 版块积分 + 销售积分       只看楼主 倒序阅读 使用道具 0楼 发表于: 11-18
随着目前数字技术的发展,多通道数据的高速采集处理获得了广泛的应用,面对大的数据吞吐量,往往需要共享一块大的缓存空间(外挂的大容量存储SDRAM或是DDR)。而大多时候多通道之间的实时数据流量并不一定平衡。这样必须有一套合理多通道复用仲裁方法,达到整个数据存储效率最大化,用最小的存储空间达成最大的平均吞吐。 ]_BH"ng}  
yk y% +@2q  
外部高速缓存的基本读写流程描述 {E; bT|3z  
外部缓存SDRAM (DDR)由于读写共用一个物理接口,所以读写需要分时产生,读时不能写,写时不能读。而且对于易失性存储设备(掉电数据丢失),必须对内部数据定时刷新操作,同时在读写开始和完成时进行打开和关闭行操作,这样就使每一次的读写占用很多控制开销,使得底层操作效率不高,但这是易失性存储的特点,也就是刚性开销,所以对于整个系统的存储效率提升,外部数据流控和仲裁策略的设计就尤为关键。 @Jx1n Q^  
V408u y-M  
基于FPGA的多通道仲裁设计总体结构 MaPOmS8?  
基于FPGA的多通道仲裁设计总体结构如图1所示。 -"NK"nb  
图1逻辑处理多通道数据流程结构
A XhP3B]  
使用场景描述 T>f6V 5  
典型应用场景,主机通过软件和逻辑处理部分进行数据交互,交互包括发送数据处理和接收数据处理两部分(发送和接收都是想对于HOST主机来讲的)。 Ur]/kij  
br^ A<@,d  
(1)发送处理部分:逻辑接收HOST主机的数据,然后根据仲裁逻辑的优先级策略分通道写入SDRAM (DDR)中进行缓存(写操作),在发送的下游数据接口,仲裁逻辑再从SDRMA(DDR)中读取数据发送到相应的通道出口中去 7Db}bDU1 |  
$xT9e  
(2)接收处理部分︰逻辑从外部接口收到多通道数据,然后根据仲裁模块发出的仲裁优先级顺序将数据分通道写入SDRAM (DDR)中存储,在逻辑和主机HOST接口端,仲裁模块从SDRAM (DDR)中读出各通道数据送给HOST主机处理。
]1FLG* sB  


评价一下你浏览此帖子的感受

精彩

感动

搞笑

开心

愤怒

一般

差劲
离线地沟油

性别:
人妖
发帖
5868
金币
3515
提示:会员销售的附件,下载积分 = 版块积分 + 销售积分       只看该作者 1楼 发表于: 11-18
        


离线richardz

性别:
人妖
发帖
3632
金币
1096
提示:会员销售的附件,下载积分 = 版块积分 + 销售积分       只看该作者 2楼 发表于: 11-18
    


离线huangweiqiao

性别:
帅哥
发帖
746
金币
279
提示:会员销售的附件,下载积分 = 版块积分 + 销售积分       只看该作者 3楼 发表于: 11-19


离线郑先生

性别:
帅哥
发帖
5904
金币
5846
提示:会员销售的附件,下载积分 = 版块积分 + 销售积分       只看该作者 4楼 发表于: 11-19
      


离线mj8abcd

性别:
帅哥
发帖
6308
金币
1642
提示:会员销售的附件,下载积分 = 版块积分 + 销售积分       只看该作者 5楼 发表于: 11-19
  


快速回复
限150 字节
 
上一个 下一个