[技术讨论]第一次布高速板，对高速信号的理解不是很透彻，想请大家帮忙批改一下这个PCB设计的问题！ [复制链接]

m~upTQz  
32DSZ0  
由于是高速板，我大概只知道差分、等长啥的，而且控制的也不是很好，看了一些设计文档。但是自己布的时候还是会忽视很多地方可能。希望大家帮忙看看（批改批改）这个布线有哪些地方是错误的，交流学习嘿嘿嘿。板子是走的VL817的USB HUB PCB. 差分线线宽5mil，间距5mil。VCC, 3.3v, 1.1V能加粗的地方都加粗了。有些地方太靠近了就没加粗。 uydy[n\
  

描述:顶层

图片:QQ截图20220513225215.png

v
Xdz?  

描述:底层

图片:QQ截图20220513225225.png

CA0SH{PdW&  

  

  

  

6666666666666

进来学习一下！

GG肝郁化火

keyide

dyyGt}}5f  

@xuehu216  我大致给你算了一下阻抗，5mil线宽，5mil线间距，包地5mil间距，板厚1.5mm（就是我们常说的1.6mm PCB）2面板，介电常数要看你的PCB板厂，我按我的习惯取4.2，阻抗是104，和USB要求的90差不多，如果背面铺地没有被打断，包地宽度保证20mil以上，我猜这板子阻抗方面问题不大。详见下图

图片:微信截图_20220702021805.png

X$4MpXx  

xuehu216:非常感谢大佬的建议，采用2层设计也是我个人对pcb这块的技术不好，没有做过4层设计，所以没有尝试。 A3!xYG=+  
电源布线确实我没考虑到您提出的建议，只顾着粗一点能力好一点。哈哈还是贸然了。
+Vf39}8  
还 .. (2022-06-26 11:22) RfZZqeU  

cP]5Qz  
如果需要走差分线，一般2种情况，1、有明确的的阻抗要求（有的是单端阻抗要求，有的是差分阻抗要求），2、为了衰减一致，比如一些电源控制电路（IC）的FB（电平反馈），这个时候画板规则的最高优先级就是要保证他们，但这个“保证”也可以有很多“凑合”的成分，例如：1、走线距离很短，一般1/6波长以内，瞎走都能过去；2、用si9000算完了和理想值差了20%以内，这通常问题不大。要知道，PCB制板环节对阻抗控制一般也会有10%以上的误差。除了单面板我觉得很难走差分（单端阻抗控制可以的，差分比较没谱），双面、高层板都不是问题。PS，4层板比2层板好画多了，不要以为层数多不好画，比如走线较多不好绕的板子，如果走6/8层板，最起码电源/地好处理了，绕线的路径也多了，线就能走的短，干涉也就更容易减少。缺点就是贵。， jOE~?{8m  
[edit @ 20220702 2:30] UTThl2=+  
哎呀，为了防止杠精，我还得补充一句，上面说的是在相同内容（器件、连线数量）、相同面积的情况下，层数多的板子比层数少的要好画。比如把一些arm的核心板从6层改4层，就是个费劲的活儿，4层改6层，我TM就是什么都不改，就给你活生生加两层gnd，总是可以的吧，所以实属没啥技术含量。当然一般也不会这么干，能优化一下走线肯定是最好的。哪怕只是优化一下散热/导热也是好的。