[技术文章]USB ULPI协议介绍 [复制链接]

什么是ULPI协议? X
N=67f$Hw  
d[^KL;b?6  
f"[J"j8  
ULPI协议的全称是UTMI+Low PinInterface。从名字上就可以看出ULPI是UTMI的Low Pin版本。UTMI(USB2.0 Transceiver Macrocell Interface)是一种用于USBcontroller和USB PHY通信的协议。相对于ULPI，UTMI有更多的控制信号，支持8bit/16bit 数据接口。 |077Sf|  
4S"\~><  
UTMI 接口信号 CvSIV7zYo  

图片:219141462_1_20210401093757753.png

:$;Fhf<5  
1@48BN8cm'  
ULPI 接口信号 O|IG_RL]  

图片:219141462_2_20210401093801644.png

`_I@i]i^  
h0--B]f@  
2,2Z`X  
信号定义 !)"%),>}o  
GG064zPq7  
lz#GbXn.  
i$G;f^Z!Y  
CLK            时钟输入，60MHz {
N2g8W:  
:bV mgLgG  
DATA[7:0]      8-bit双向数据总线 ;7]u!Q  
{e[%;W%c&  
DIR        控制数据总线方向，0 => LINK到PHY, 1 => PHY到LINK '|]e<Mt-  
ptatzp]c#  
STP       Stop信号，用于Stop PHY的输出，获取总线控制权，为1时有效 b5$JfjI  
T{wpJ"F5<]  
NXT      当LINK向PHY发送数据时，NXT为1表示当前数据已经被PHY所接受。当PHY向LINK发送数据时，NXT为1表示PHY有新的数据在总线上 LZJA4?C  
>^q7c8]~g  
时序 f0<hE2  
)[H{yQ  
Power On Reset (POR) MObt,[^W  
对于使用ULPI协议的PHY芯片而言，POR时序尤为重要，POR时序不满足会直接导致PHY芯片无法Lock PLL，不能输出稳定的60MHz CLK。以下是USB3320的POR时序： 6
R-&-4  

图片:219141462_3_20210401093803456.png

WARb"8Kg  
+a&p$\  
DIR信号获取Bus控制权 M;cO0UIwO  

图片:219141462_4_20210401093805597.png

)vmA^nU>  
yKYUsp  
发送和接收时序图 ~<<nz9}o_  
注意以下几点数据和控制信号都是在上升沿采样 F(4?tX T  
2LrJ>Mi  
由于数据的收发不是分开的，发送数据方需要考虑output delay, 并保证数据在下一个clk的上升沿采样时满足setup time和hold time  Q~R ~xz  

图片:219141462_5_20210401093808144.png

ul%h@=n  
Y2xL>F  

图片:219141462_6_20210401093810363.png

ju}fL<<e  
b'VV'+|  

w-@6|o,S  

      

    

学习

    

    

      

    

感谢分享