[技术文章]FPGA中逻辑复制 [复制链接]

上一主题下一主题查看指定楼层

离线huammm

一级逆天

性别:: 帅哥

发帖: 30

金币: 82

提示：会员销售的附件,下载积分 = 版块积分 + 销售积分只看楼主正序阅读使用道具 0楼发表于: 2016-05-19

在FPGA设计中经常使用到逻辑复制，逻辑复制也用在很多场合。

1．信号驱动级数非常大，扇出很大，需要增加驱动力

　　逻辑复制最常使用的场合时调整信号的扇出。如果某个信号需要驱动后级很多单元，此时该信号的扇出非常大，那么为了增加这个信号的驱动能力，一种办法就是插入多级Buffer，但是这样虽然能增加驱动能力，但是也增加了这个信号的路径延时。
　　为了避免这种情况这时可以复制生成这个信号的逻辑，用多路同频同相的信号驱动后续电路，使平均到每路的扇出变低，这样不需要插入Buffer就能满足驱动能力增加的要求，从而节约该信号的路径延时。如从图1.1到图1.2转变所示。

　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　图1.1 逻辑复制前

　　　　　　　　　　　　　　　　　　　　　　　　　　　　图1.2 逻辑复制后
　　由于现在综合器都已经非常智能，此种场合的逻辑复制工作大多由综合器完成，不需要人手动调整。各大FPGA厂商的综合器以及第三方综合器都有这种功能。

2． FPGA中需要做很多重复工作

　　在某些FPGA设计中，需要很多重复设计的时候，这时候逻辑复制也就有用了。
　　例如：在某个特殊应用场合需要设计方向可以任意改变的240位宽的三态IO管脚。我们先看看常用的一个位宽的三态管脚怎么设计。

module inout_interface(
    dat_in,
    io_out,
    io_dir,
    dat_out
    );
    input       dat_in;
    input       io_dir;
    output      dat_out;
    inout       io_out;

    assign      io_out  = io_dir ? dat_in : 1'bz;
    assign      dat_out = io_out;

endmodule

　　如上述程序所示为单个双向IO口的典型设计代码，中间由IO输入方向控制数据和高阻之间的切换，难题出现了，怎么设计240位宽的双向IO口呢？难道如下列程序所示：

module inout_interface(
    dat_in,
    io_out,
    io_dir,
    dat_out
    );
    input  [239 : 0]     dat_in;
    input  [239 : 0]     io_dir;
    output [239 : 0]     dat_out;
    inout  [239 : 0]     io_out;

    assign      io_out  = io_dir ? dat_in : 240'bz;
    assign      dat_out = io_out;

endmodule

　　显然这样是不行的，因为当io_dir为240位的时候只有当全为0的时候此式才为假，其余时候都为真，显然达不到想要的每个IO都是双向口的设计。
修改代码如下：

module inout_interface(

    dat_in,

    io_out,

    io_dir,

    dat_out

    );

    input  [239 : 0]     dat_in;

    input  [239 : 0]     io_dir;

    output [239 : 0]     dat_out;

    inout  [239 : 0]     io_out;



    assign      io_out[0]  = io_dir[0] ? dat_in[0] : 1'bz;

    assign      dat_out[0] = io_out[0];



    assign      io_out[1]  = io_dir[1] ? dat_in[1] : 1'bz;

    assign      dat_out[1] = io_out[1];



    assign      io_out[2]  = io_dir[2] ? dat_in[2] : 1'bz;

    assign      dat_out[2] = io_out[2];



    .

    .       // 此处略去1万行

    .



    assign      io_out[239]  = io_dir[239] ? dat_in[239] : 1'bz;

    assign      dat_out[239] = io_out[239];



endmodule

　　显然这种办法能实现240位宽的独立方向控制IO，但是估计写代码要累死人，有没得更好的办法呢？
　　当然有，在verilog2001中有个逻辑复制语法——generate，可以对verilog模块进行无限复制。有了这个模块我们即可轻松通过逻辑复制来达到我们的要求了。

// 单个双向IO实现模块

module  pin_inout(

    indat,

    indir,

    outdat,

    outdatin

    );



    input       indat;

    input       indir;

    inout       outdat;

    output      outdatin;



    assign      outdat   = indir ? indat : 1'bz;

    assign      outdatin = outdat;

endmodule

module inout_interface(

    dat_in,

    io_out,

    io_dir,

    dat_out

    );

    input  [239 : 0]     dat_in;

    input  [239 : 0]     io_dir;

    output [239 : 0]     dat_out;

    inout  [239 : 0]     io_out;



    // 逻辑复制240次

    genvar  i;

    generate

        for(i = 0; i < 240; i = i + 1)

        begin : pin_loop

            pin_inout   pin_inout_inst(

                .indat          (   dat_in       ), Ea[SS@'R
A)#Fyde
                .indir          (   io_dir       ), N7q6pBA"E
F${}n1D
                .outdat         (   io_out       ), &`'@}o>2
;Rxc(tR!n
                .outdatin       (   dat_out      ) x9]vhR/av
=FAIbM>u
            ); z@<jZM
!6 kn>447Y
        end #/t+h#jG
r.]IGE|
    endgenerate %4wHiCOg
I,/E.cRV<
   'O 7>w%#
Fbw.Y6
endmodule j3R}]F'C*
n482?Wp
　　由上面代码可看出，巧妙利用verilog语法能减少自身工作量。 FbCuXS=+`
}+:X=@Z@
3．    总结 8qUNh#
gP ^A
(2 P&@!|
　　在FPGA设计中有些情况的逻辑复制不需要我们做，但是有些情况的逻辑复制不得不手工完成，因此，熟练掌握verilog语法是设计出好的模型、减少工作量的前提。