电磁兼容性
设计与具体
电路有着密切的关系，为了进行电磁兼容性设计，设计者需要将辐射（从产品中泄漏的射频能量）减到最小，并增强其对辐射（进入产品中的能量）的易感性和抗干扰能力。而对于低频时常见的传导耦合，高频时常见的辐射耦合，切断其耦合途径是在设计时务必应该给予充分重视的。本文主要讲解
PCB设计时要注意的地方，从而减低PCB板中的电磁干扰问题。
p D=w >" 
bb =uF1 _ :^ 7a3I PCB的设计原则 84&XW ,7d|O}B 由于电路板集成度和信号频率随着
电子技术的发展越来越高，不可避免的要带来电磁干扰，所以在设计PCB时应遵循以下原则，使电路板的电磁干扰控制在一定的范围内，达到设计要求和标准，提高电路的整体性能。
EA{U!b]cU W$?e<@ 1.电路板的选取 #^mqQRpgq R21~Q:b ! PCB设计的首要任务是要适当地选取电路板的大小，尺寸过大会因元器件之间的连线过长，导致线路的阻抗值增大，抗干扰能力下降;而尺寸过小会导致元器件布置密集，不利于散热，而且连线过细过密，容易引起串扰。所以应根据系统所需元件情况，选择合适尺寸的电路板。
kB\kpW Bo\D. a(T 电路板分为有单面板、双面板和多层板。电路板层数的选取取决于电路要实现的功能、噪声指标、信号和网线数量等。合理的层数设置可以减小电路自身的电磁兼容问题。通常的选取原则是：
CP`
XUpX`& yqSY9EX7 ①对于信号频率为中低频，元器件较少，
布线密度属于较低或中等时，选用单面板或双面板;
I+,SZ]n ②对于布线密度高、集成度高且元器件较多时采用多层板;
{8NwFN. ③对于信号频率高、高速集成电路、元器件密集的选4层或层数更多的电路板。多层板在设计时可单独某一层作为电源层、信号层和接地层。信号回路面积减小，降低差模辐射，为此多层板可以减小电路板的辐射和提高抗干扰能力。
d$;/T(' s'_,:R\VM> 2. 电路板元器件的布局 PCfo Tt v9" z 在确定PCB尺寸后，应先确定特殊元件的位置，最后根据电路的功能单元，分块的对电路的全部元件进行布局。数字电路单元、
模拟电路单元和电源电路单元应分开，高频电路单元和低频电路单元也应分开。
常用电路板的布局原则如下。
.]76!(fWZ xX @FWAj 1）确定特殊元件位置的原则：
oO=o|w|T !E& MBAKy ①发热元件应放置在利于散热的位置，例如PCB的边缘，并远离微处理器芯片;
CB*/ =Y ②特殊的高频元件应紧挨着放置，以缩短他们之间的连线;
O]nT>;PXX ③敏感元件应远离时钟发生器、振荡器等噪声源;
U=!@Db5k~ ④电位器、可调电感器、可变电容器、按键开关等可调元件的布局应符合整机的结构需求，方便调节;
|pWaBh|r ⑤质量较重的元件应采用支架固定;
F,v 7ifo#f ⑥EMI滤波器应靠近EMI源放置。
%cW;}Y[?P x0Bw{>Q 2）根据电路功能单元对电路的伞部元器件进行布局的原则：
68 x}w
Ae ; Zq/eiB ①各功能电路应按照之间的信号流向确定相应的位置，方便布线；
g#W_S? ②每个功能电路应先确定核心元件的位置，并围绕核心元件放置其他元件，尽量缩短元件之间的连线；
*_)E6Y?9 ③对高频电路，应考虑元件之间的分布参数；
MEU[%hty_ ④放置于电路板边上的元件，应离电路板边缘不小于2mm；
|f NMs ⑤DC/DC变换器、开关管和整流器应尽量靠近变压器放置，以减小对外的辐射；
Hq
xK\m%,. ⑥调压元件和滤波电容器应靠近整流二极管放置。
LV.&>@* ~b8a^6:R" 3）电源与地的布线原则
5N1 K~". Gc;B[/: PCB的电源与地的布线是否合理是整个电路板减小电磁干扰的关键所在。电源线和地线的设计是PCB中不可忽视的问题，往往也是难度最大的一项设计，设计时应遵循以下原则。
!A[S6-18%- If.n(t[M9 1）电源与地的布线
技巧 :t2B^})\ fI11dE9&?[ PCB上的布线是有阻抗、容抗和感抗等分布参数的特性。为了减小PCB布线的分布参数对高速电子系统的影响，对电源与地的布线原则为：
$p F k"]= 'TX M{RGw ①增大走线的间距以减少电容耦合的串扰；
YsAF{ ②电源线和地线应平行走线，以使分布电容达到最佳；
%3,x aVN ③根据承载电流的大小，尽量加粗电源线和地线的宽度，减小环路电阻，同时使电源线和地线在各功能电路中的走向和信号的传输方向一致，这样有助于提高抗干扰能力；
K+mU_+KRp ④电源和地应直接走线在各自的上方，从而减小感抗和使回路面积最小，尽量使地线走在电源线下面；
@}eNV~ROu ⑤地线越粗越好，一般地线的宽度不小于3mm；
R=35
7^[R ⑥将地线构成闭环路以缩小地线上的电位差值，提高抗干扰能力；
~t9Mh^gij ⑦在多层板布线设计时，可将其中一层作为“全地平面”，这样可以减少接地阻抗，同时又起到屏蔽作用。
&|=?a cv ~ hD{coVTI 2）各功能电路的接地技巧
od,tfLw4 WEVl9]b'e+ PCB各功能电路的接地方式分为单点接地和多点接地。单点接地根据连接形式分为单点串联接地和单点并联接地两种方式，如图3和图4所示。单点串联接地由于各接地导线长度不同，各电路接地阻抗不同，电磁兼容性能降低，常用于保护接地。单点并联接地各电路有独自的接地线，因此相互之间的干扰小，但可能延长接地线，增大接地阻抗，常用于信号接地、模拟接地、电源接地。多点接地是指各电路都有一个接地点，如图5所示。多点接地常用于高频电路，具有接地线短，接地阻抗值较小，减少高频信号的干扰。
X')S;KW jYdV?B 为了减少接地带来的干扰，接地也要满足一定的要求：
2nx9#B*/T 46dc.Y i ①接地线尽可能要短，接地面要大；
I*c;hfu ②避免产生不必要的接地回路，减小公共接地的干扰电压；
Mdky^;qq3; ③接地原则是对于不同信号采取不同接地方式，不能把所有接地采取同一接地点；
*8206[y ④在设计多层PCB时，要把电源层和接地层尽可能放置在相邻的层中，以便电路中形成层问的电容，减小电磁干扰；
MF|*AB|E ⑤尽量避免强电和弱电信号，数字和模拟信号共地。
'bm:u 0UD"^zgY 降低噪声与电磁干扰的24个窍门 ]BfR.,, qvTKfIl{ （1） 能用低速芯片就不用高速的，高速芯片用在关键地方。
Ma_=-cD （2） 可用串一个电阻的办法，降低控制电路上下沿跳变速率。
<_f` $z （3） 尽量为继电器等提供某种形式的阻尼。
,cS0 （4） 使用满足系统要求的最低频率时钟。
Ps 7_-cH （5） 时钟产生器尽量近到用该时钟的器件。石英晶体振荡器外壳要接地。
*+~D+_, （6） 用地线将时钟区圈起来，时钟线尽量短。
V IYV92[ （7） I/O
驱动电路尽量近印刷板边，让其尽快离开印刷板。对进入印制板的信号要加滤波，从高噪声区来的信号也要加滤波，同时用串终端电阻的办法，减小信号反射。
ni0LQuBp （8） MCD 无用端要接高，或接地，或定义成输出端，集成电路上该接电源地的端都要接，不要悬空。
sU*3\ （9） 闲置不用的门电路输入端不要悬空，闲置不用的运放正输入端接地，负输入端接输出端。
2H>aC
wfX （10） 印制板尽量，使用45 折线而不用90 折线布线以减小高频信号对外的发射与耦合。
{jhcZ"#>\ （11） 印制板按频率和电流开关特性分区，噪声元件与非噪声元件要距离再远一些。
Z~R dFC （12） 单面板和双面板用单点接电源和单点接地、电源线、地线尽量粗，经济是能承受的话用多层板以减小电源，地的容生电感。
D1!
{S7 （13） 时钟、总线、片选信号要远离I/O 线和接插件。
1g81S_T
. （14） 模拟电压输入线、参考电压端要尽量远离数字电路信号线，特别是时钟。
FpC~1Nau （15） 对A/D 类器件，数字部分与模拟部分宁可统一下也不要交叉。
r\bq[9dX> （16） 时钟线垂直于I/O 线比平行I/O 线干扰小，时钟元件引脚远离I/O 电缆。
S[.5n] （17） 元件引脚尽量短，去耦电容引脚尽量短。
%/md"S （18） 关键的线要尽量粗，并在两边加上保护地。高速线要短要直。
.m!s". ?[ （19） 对噪声敏感的线不要与大电流，高速开关线平行。
r?afv.@L2 （20） 石英晶体下面以及对噪声敏感的器件下面不要走线。
IrUi
E q （21） 弱信号电路，低频电路周围不要形成电流环路。
b.,$# D{p （22） 信号都不要形成环路，如不可避免，让环路区尽量小。
NlMQHma （23） 每个集成电路一个去耦电容。每个电解电容边上都要加一个小的高频旁路电容。
h=Oh9zsz8 （24） 用大容量的钽电容或聚酷电容而不用电解电容作电路充放电储能电容。使用管状电容时，外壳要接地。
