altera ，xilinx，lattice 的器件都用，但是三家的自带软件(quartus/ise/ispLevel)都不熟悉， (oG-h"^/
因为我用的是深度定制化的方案： ~]l
T>|X
1.1 h+g grwg'
synopsys DC做综合， abczW[ \
1.2. "b6e w2\
nc做仿真 ;XD Glv%
1.3. Eo @b)h
连IO口都已经在RTLverilog 中指定了用哪种IO单元和IO口编号， >$/PfyY7@#
1.4 |K11Woii
最后netlist扔回quartus/ise/ispLevel中生成编程文件 6< `tb)_2~
1.5 Z&M fE0F/B
openOCD烧录。 &`}8Jz=S
2.1 h;RKF\U:"
J12hjzk6@
整个流程基本都在linux环境。 H vezi>M
2.2 e"u89acp
ise/ispLevel在linux中跑得不好，得开一下虚拟机用win来跑一下。 yrCY-'%
2.3 k4!z;Yq
新版本的DC已经不支持fpga,把DC也定制化一下。 eN Y?
3.1 JXNfE,_
c%O8h
在NC下，跑的都是gate级仿真。 =.9uu F:
3.2 =e!o
testbench直接判断结果。 dl;
3.3 q s
0'}>
找问题，不看波形，看log。 /t;Kn m
3A)Ec/;~
O<}KrmUC~
