逆天PCB论坛's Archiver
论坛
›
Allegro|OrCAD
› Check Bus width mismatch是什么问题
if-else
发表于 2018-9-27 15:15:07
Check Bus width mismatch是什么问题
原理图中并没有使用总线,DRC时却报这个错误(Check Bus width mismatch),candence版本为16.6,麻烦大家指点一下!!
bbkhslhj
发表于 2018-9-28 09:08:09
徐财源
发表于 2020-1-31 18:31:25
有人解决这个问题吗??
页:
[1]
查看完整版本:
Check Bus width mismatch是什么问题