ALLEGRO 约束规则设置步骤
本文是我对约束规则设置方面的一些理解，希望对新手能有所帮助。由于本人水平有限，错误之处难免，希望大家不吝赐教！
在进行高速布线时，一般都需要进行线长匹配，这时我们就需要设置好 constraint 规则，并
将这些规则分配到各类 net group 上。下面以 ddr 为例，具体说明这些约束设置的具体步骤。
1． 布线要求
DDR 时钟: 线宽 10mil，内部间距 5mil，外部间距 30mil，要求差分布线，必需精确匹
配差分对走线误差，允许在＋20mil 以内
DDR 地址、片选及其他控制线：线宽 5mil，内部间距 15mil，外部间距 20mil，应走成
菊花链状拓扑，可比 ddrclk 线长 1000－2500mil，绝对不能短
DDR 数据线，ddrdqs，ddrdm 线：线宽 5mil，内部间距 15mil，外部间距 20mil，最好在
同一层布线。数据线与时钟线的线长差控制在 50mil 内。
页:
[1]