shuszhao 发表于 2020-5-2 08:37:14

首个基于中芯国际14nm 10G多协议SerDes PHY IP发布

4月30日，Cadence公司宣布基于SMIC 14nm工艺的10Gbps多协议PHY研发成功，这是行业首个SMIC FinFET工艺上有成功测试芯片的多协议SerDes PHY IP。
该多协议SerDes PHY IP具有很强的灵活性，在保证PPA不损失的情况下对设计进行了简化。Cadence方面表示，它采用了经过大量量产验证的Torrent架构，可以有效的帮助客户降低产品风险，缩短产品上市时间。
https://www.eet-china.com/d/file/news/2020-04-30/5bb61869b9aa8e5a0ce46677c89aa584.png
图 1 测试芯片和实际运用场景模拟演示此PHY IP可以在单个macro上运行多种协议，支持从 1Gbps 到 10.3125Gbps的连续速率，适用于PCIe (Gen 1/2/3), USB 3.1 (Gen1/2), Display Port Tx v1.4, Embedded DisplayPort Tx v1.4b, JESD204b(max 10.3215Gbps), 10GBase-R, XFI, SFP+, RXAUI, XAUI, QSGMII/SGMII, 以及 SATA 3 (Gen 1/2/3) 等协议。PCS支持PIPE 4.2接口。   
https://www.eet-china.com/d/file/news/2020-04-30/0e2ca47d584022d7f9c0dad5069bf733.png
图2系统级模块框图Cadence多协议SerDes PHY IP的主要特性有：                                 
独立链路的多协议支持
支持PCIe L1 sub-states
片上终端电阻自动校准
支持SRIS和内部SSC生成
支持多达16 通道（lanes）
支持分叉模式（bifurcation）
支持内外部时钟源动态检测
SCAN, BIST，串/并行环回功能
此多协议SerDes PHY IP可以快速、轻松地集成到SoC系统中，可以与Cadence或第三方PIPE兼容的控制器进行无缝对接。多协议SerDes PHY IP为高要求运用的客户提供了一个低成本、多功能、低功耗的解决方案。不仅为SoC集成商提供卓越的性能与灵活性，同时能够满足高性能的设计要求。
目前这款多协议SerDes PHY IP 已经可以支持SMIC14SFP 和 SMIC12SFe工艺节点。除了10G多协议SerDes PHY IP，Cadence 在2019年9月还发布了SMIC 14nm工艺下经过测试芯片验证的DDR PHY IP，它采用SMIC 自有标准库单元，支持DDR3/4/LPDDR3/4/X协议，最高速度可达4266Mbps。

red_chen 发表于 2020-5-2 08:49:53

不错，smic展现出设计能力了

yaodaoji 发表于 2020-5-2 08:52:31

小鑫鑫 发表于 2020-5-2 08:55:44

lqsgg 发表于 2020-5-2 08:57:15

zhang_tao_08 发表于 2020-5-2 08:59:10

sym21ic 发表于 2020-5-2 09:00:22

半对金筷子 发表于 2020-5-2 09:04:18

yunger 发表于 2020-5-2 09:51:21

zhanweisu33 发表于 2021-10-10 10:41:55

14nm10gbps浪费了
页: [1]
查看完整版本: 首个基于中芯国际14nm 10G多协议SerDes PHY IP发布