PADS Layout 布局经验
通常，所有元件均放在顶层（单面贴片，节省成本），只有顶层元件过密时，才能将一些高度有限、发热量小的器件（如贴片电阻、贴片电容、贴IC等）放在底层。元器件、导线间可能存在较高的电位差，应加大距离（线距），以免因放电、击穿而引起意外短路。（具体看爬电）
带高电压的元件应尽量布置在调试时手不易触及的地方。
板边缘的元件，离板边缘至少有2个板厚的距离 ，一般不小于2mm（8mil）（由于机器切割PCB板存在公差±2mm）
信号尽可能保持一致的方向,输入在左边，输出在右边
PADS layout设置按下’u‘’m‘设置单位为mil，按下GD25 G25或者GD20 G20设置网格大小，移动元器件方便对齐，按照各个功能模块化布局
去耦电容尽量靠近器件的VCC，贴片器件的退耦电容最好在布在板子另一面的器件肚子位置等
对会产生磁场的元件，如扬声器、电感等，布局时应注意减少磁力线对印制导线的切割，相邻元件磁场方向应相互垂直，减少彼此之间的耦合。
元器件放置方向考虑布线，装配，焊接和维修的要求后，尽量统一，有正负极型的元件也要有统一方向
layout 选择2D line右键倒角Add Miters 5mm
先走系统的电源线----线宽在30mil【推荐在20--60 mil】。
走功能模块之间的连线----线宽在10mil。
走功能模块内的连线----线宽在15mil。
处理地线GND----先在底层铺地【在机械层大概画个框框后，再铺地】，再处理未连接的地线。
铜线的宽度应以自己所能承载的电流为基础进行设计，铜线的载流能力取决于以下因素：线宽、线厚（铜铂厚度）、允许温升等
信号线宽：常规10mil，最小8mil；电源线宽：常规50mil - 60mil。
导线宽度：导线应尽可能的选择宽一些，至少要宽到足以承受所期望的电流负荷。
导线间距：间距足够宽，以满足电气安全的要求，最好10mil以上，可以8 mil或6mil
铜膜线的拐弯处应为圆角或斜角（因为高频时直角或者尖角的拐弯会影响电气性能），双面板两面的导线应互相垂直、斜交或者弯曲走线，尽量避免平行走线，减小寄生耦合等。
地线有数字地、逻辑地、系统地、机壳地等,
数字地与模拟地分开
若线路板上既有逻辑电路又有线性电路，应尽量使它们分开。一般数字电路的抗干扰能力比较强，例如TTL 电路的噪声容限为0.4~0.6V，CMOS 电路的噪声容限为电源电压的0.3~0.45 倍，而模拟电路只要有很小的噪声就足以使其工作不正常，所以这两类电路应该分开布局布线。
正确的单点和多点接地
在低频电路中，信号的工作频率小于1MHZ，它的布线和器件间的电感影响较小，而接地电路形成的环流对干扰影响较大，因而应采用一点接地。当信号工作频率大于10MHZ 时，如果采用一点接地，其地线的长度不应超过波长的1/20，否则应采用多点接地法。
接地线应尽量加粗
若接地线用很细的线条，则接地电位会随电流的变化而变化，使抗噪性能降低。因此应将地线加粗，使它能通过三倍于印制板上的允许电流。如有可能接地线应在2~3mm 以上。
接地线构成闭环路
只由数字电路组成的印制板，其接地电路布成环路大多能提高抗噪声能力。因为环形地线可以减小接地电阻，从而减小接地电位差。
配置退藕电容
PCB设计的常规做法之一是在印刷板的各个关键部位配置适当的退藕电容，退藕电容的一般配置原则是：
1)、电源的输入端跨接 10~100uf 的电解电容器，如果印制电路板的位置允许，采用100uf 以上的电解电容器抗干扰效果会更好。
原则上每个集成电路芯片都应布置一个0.01uf~0.1uf 的瓷片电容，如遇印制板空隙不够，可每4~8 个芯片布置一个1~10uf 的钽电容（最好不用电解电容，电解电容是两层薄膜卷起来的，这种卷起来的结构在高频时表现为电感，最好使用钽电容或聚碳酸酝电容）。
对于抗噪能力弱、关断时电源变化大的器件，如 RAM、ROM 存储器件，应在芯片的电源线和地线之间直接接入退藕电容。
电容引线不能太长，尤其是高频旁路电容不能有引线。
PCB 板上的信号走线尽量不换层，即尽量不要使用不必要的过孔。
电源和地的管脚要就近打过孔，过孔和管脚之间的引线越短越好。
在信号换层的过孔附近放置一些接地的过孔，以便为信号提供最近的回路。甚至可以在PCB 板上大量放置一些多余的接地过孔。
降低噪声与电磁干扰的一些经验
能用低速芯片就不用高速的，高速芯片用在关键地方。
可用串一个电阻的方法，降低控制电路上下沿跳变速率。
尽量为继电器等提供某种形式的阻尼，如RC 设置电流阻尼。
使用满足系统要求的最低频率时钟。
时钟应尽量靠近到用该时钟的器件，石英晶体振荡器的外壳要接地。
用地线将时钟区圈起来，时钟线尽量短。
石英晶体下面以及对噪声敏感的器件下面不要走线。
时钟、总线、片选信号要远离 I/O 线和接插件。
时钟线垂直于 I/O 线比平行于I/O 线干扰小。
I/O 驱动电路尽量靠近PCB 板边，让其尽快离开PCB。对进入PCB 的信号要加滤波，从高噪声区来的信号也要加滤波，同时用串终端电阻的办法，减小信号反射。
MCU 无用端要接高，或接地，或定义成输出端，集成电路上该接电源、地的端都要接，不要悬空。
闲置不用的门电路输入端不要悬空，闲置不用的运放正输入端接地，负输入端接输出端。
尽量使用 45 折线而不用90 折线布线，以减小高频信号对外的发射与耦合。
按频率和电流开关特性分区，噪声元件与非噪声元件距离再远一些。
单面板和双面板用单点接电源和单点接地、电源线、地线尽量粗。
模拟电压输入线、参考电压端要尽量远离数字电路信号线，特别是时钟。
对 A/D 类器件，数字部分与模拟部分不要交叉。
元件引脚尽量短，去藕电容引脚尽量短。
关键的线要尽量粗，并在两边加上保护地，高速线要短要直。
对噪声敏感的线不要与大电流，高速开关线并行。
弱信号电路，低频电路周围不要形成电流环路。
任何信号都不要形成环路，如不可避免，让环路区尽量小。
每个集成电路有一个去藕电容。每个电解电容边上都要加一个小的高频旁路电容。
用大容量的钽电容或聚酷电容而不用电解电容做电路充放电储能电容，使用管状电容时，外壳要接地。
对干扰十分敏感的信号线要设置包地，可以有效地抑制串扰。
信号在印刷板上传输，其延迟时间不应大于所有器件的标称延迟时间。
相邻层信号线为正交方向。
输入、输出信号尽量避免相邻平行走线，最好在线间加地线，以防反馈耦合。
双面板电源线、地线的走向最好与数据流向一致，以增强抗噪声能力。
数字地、模拟地要分开，对低频电路，地应尽量采用单点并联接地；高频电路宜采用多点串联接地。对于数字电路，地线应闭合成环路，以提高抗噪声能力。
对于时钟线和高频信号线要根据其特性阻抗要求考虑线宽，做到阻抗匹配。
整块线路板布线、打孔要均匀，避免出现明显的疏密不均的情况。当印制板的外层信号有大片空白区域时，应加辅助线使板面金属线分布基本平衡。
尽量给出单独的电源层和底层；即使要在表层拉线，电源线和地线也要尽量的短且要足够的粗。
对于多层板，一般都有电源层和地层。需要注意的只是模拟部分和数字部分的地和电源即使电压相同也要分割开来。
对于单双层板电源线应尽量粗而短。电源线和地线的宽度要求可以根据1mm的线宽最大对应1A 的电流来计算，电源和地构成的环路尽量小。
为了防止电源线较长时，电源线上的耦合杂讯直接进入负载器件，应在进入每个器件之前，先对电源去藕。且为了防止它们彼此间的相互干扰，对每个负载的电源独立去藕，并做到先滤波再进入负载
两焊点间距很小（如贴片器件相邻的焊盘）时, 焊点间不得直接相连。
测试点的选择：
1）测试点均匀分布于板上。
2）器件的引出管脚，测试焊盘，连接器的引出脚及过孔均可作为测试点，但是过孔是最不良的测试点。
3）贴片元件最好采用测试焊盘作为测试点。
4）布线时每一条网络线都要加上测试点，测试点离器件尽量远，两个测试点的间距不能太近，中心间距应有2.54mm；如果在一条网络线上已经有PAD 或Via 时，则可以不用另加测试焊盘。
5）不可选用bottom layer 上的贴片元件的焊盘作为测试点使用。
6）对电源和地应各留10 个以上的测试点，且均匀分布于整个板上，用以减少测试时反向驱动电流对整个板上电位的影响，要确保整个板上等电位。
7）对带有电池的板进行测试时，应使用跨接线，以防止电池周围的短路无法检测。
8）测试点的添加时，附加线应该尽量短，如下图：
测试点可以是通孔焊盘、表面焊盘、过孔，但过孔必须有可以接触的铜。当使用表面焊盘作为测试点时，应当将测试点尽量放在焊接面。
-----------------------------------------------------------------------------------------------------------------210908添加修改
--------------------------------------------------------------------------------------------------------------------待修改添加ing
————————————————
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
原文链接：https://blog.csdn.net/zerothpower/article/details/108796220 了解一下吧下吧 布局经验
