基于EMC的ESD防护设计
静电问题是一直困扰电子产品的问题，静电放电导致电子产品故障，失效是公认的事实。EMC测试中静电测试是许多产品难以通过的项目之一。静电放电可以通过传导和辐射两种方式对电子元件产生干扰，最终影响系统工作。电子产品的ESD防护设计必须被广泛重视！静电放电主要是能量集中放电，比如人体的电容放电，放电时间在200pS到10nS,放电过程能产生高频电磁波，放电能量可以直接导致电路损坏或者数据紊乱。Mountain View Silicon 的系列解码IC属于1级静电放电敏感元器件，抗静电能力为2KV.
我们来分析一下静电损坏IC的路径：
1.当IC遭遇静电放电时，放电回路的电阻通常非常小，接近为零，造成比较大的瞬间尖峰电流流过IC管脚，引起局部发热或熔化硅管，以及Die内部金属连接被烧断，钝化层被破坏。
2.静电放电引起CMOS器件闩锁，高压激活CMOS器件内部类似可控硅的结构，例如常见的VCC到GND导通形成大电流烧毁。
偶尔静电能量较低，ESD仅仅导致PN结损伤，降低了器件的可靠性，给电路留下隐患。
静电放电有3个条件，即：一定能量的静电荷，一定的距离，放电导体。所以针对ESD问题通常我们采取隔离和加保护电路的措施，下面结合一些实例讲解实用措施：
1.隔离，切断传输路径。
2.IC关键管脚加保护器件。
有时我们会发现ESD敏感器件的某个管脚容易被静电击穿，通常的做法是在靠近此器件相应管脚处安装TVS管。
3.IC的GPIO口串联衰减电阻。
4.正确的接地措施 不错，谢谢分享！ 学习 学习 能再多一些就好了 好好好！！！！！！！！！ 不错，这些都是经验之谈
页:
[1]
