例说FPGA连载46：Qsys系统搭建与软件开发之功能概述
例说FPGA连载46：Qsys系统搭建与软件开发之功能概述特权同学，版权所有配套例程和更多资料下载链接：http://pan.baidu.com/s/1c0nf6Qchttp://www.openedv.com/data/attachment/forum/201611/14/154805ifjzgxv0c3x5038f.jpg
1.jpg (70.95 KB, 下载次数: 0)下载附件 2016-11-14 15:48 上传
如图5.1所示，本实例使用Quartus II的Qsys评估构建一个片上系统。这个系统有NIOS II处理器，它的代码和数据都是存储在40Kbyte的片上RAM中运行的。此外，还有一些常见外设如System ID、JTAG UART、LED PIO和Timer（定时器）。JTAG UART使用PC和VIP核心板之间的JTAG连接进行数据传输，在系统调试中非常实用。 本实例搭建好一个最基本的嵌入式处理器硬件平台后，将编写一个最简单的LED闪烁的软件程序运行在NIOS II处理器上。
http://www.openedv.com/data/attachment/forum/201611/14/154805usn288c9k92q9t4s.jpg
2.jpg (26.71 KB, 下载次数: 0)下载附件 2016-11-14 15:48 上传图5.1工程实例3功能框图 本实例的软件流程图如图5.2所示。程序运行后，首先会进入后台进行相关外设的初始化操作，这个步骤在我们编写的应用软件上是看不到的。接着通过JTAG UART在EDS（NIOS II处理器的软件开发工具）上打印一串字符，最后进入while循环中进行LED指示灯闪烁控制。
http://www.openedv.com/data/attachment/forum/201611/14/154806y5mrntbibh1n5aag.jpg
3.jpg (9.96 KB, 下载次数: 0)下载附件 2016-11-14 15:48 上传图5.2工程实例3软件流程图
谢谢分享例说FPGA http://pan.baidu.com/s/1c0nf6Qc
页:
[1]
