[list][li]
关键信号优先原则
电源､模拟小信号､高速信号､差分信号､时钟信号及中断信号等为关键信号，应优先布线。一般情况下，应按照电源信号､时钟信号､中断信号､模拟小信号､高速信号及普通I/O信号的顺序进行布线。关键信号及敏感信号采用两侧局部敷铜地面隔离和屏蔽。[/li][li]
手动布线与自动布线原则
关键信号采用手动布线，普通信号采用手动布线或自动布线方法。[/li][li]
密度优先原则
从PCB电路板上连接关系最复杂的MCU/DSP/ARM等控制器芯片着手，从走线密度最高的区域开始布线。[/li][li]
最小环路与最短走线原则
也就是电源走线与GND走线组成的环路面积最小，在减少对外辐射能量的同时也最大程度上减小从外界接收的能量，从根本上提高EMC/EMI性能。
最短走线原则就是按照最短或尽可能短的路径连接同一网络上的引脚，避免不必要的折线走线形式。
在高频线路中，走线长度不可与波长呈整数倍关系以免发生信号谐振。[/li][li]
走线方向控制原则
走线方向控制就是相邻层的走线以90°正交或垂直布线为宜，避免相邻层信号以平行走线形式以减少层间串扰。
时钟信号线要短，尽可能与其他I/O信号垂直走线，并远离I/O信号电缆。
中断信号､模拟小信号､高速信号等敏感信号尽可能不与大电流､高速切换信号平行走线。
同一层上的同一网络上的走线改换方向时，尽可能以圆弧或45°折线相连，尽可能避免90°正交改换走线方向。[/li][li]
阻抗一致性原则
因线宽变化引起走线特征阻抗的非均匀性和不一致性，在传输速度较高时会引起反射干扰，同一网络上的走线线宽应尽可能保持一致。对于因从引脚间走线而不得不改变走线线宽的场合，应尽可能减少线宽不一致部分的有效长度。
差分信号应平行布线并尽量避免过孔。在一条走线需加过孔时，另一条也应在长度一致点处增加过孔，以使差分线符合阻抗一致性原则。[/li][li]
最小线宽原则
走线可流经的电流与铜皮厚度及线宽存在一定关系。在具体布线过程中，需要考虑线宽与电流及铜皮厚度间的关系，并预留50%的安全系数。
在通常情况下，一般信号走线宽度8~12mil，电源宽度20~30mil，GND走线30~50mil已可满足设计要求。但推荐走线最小宽度与TQFP､LQFP等表面封装形式主控芯片引脚宽度一致，8mil即是TQFP封装的DSP及ARM芯片的引脚宽度。[/li][li]
高速信号走线终端匹配原则
在延迟时间大于信号上升时间的1/4时，走线可作为传输线处理。在点对点的传输结构中，可采用始端串联匹配或终端并联匹配形式。在一点对多点传输时，需根据终端网络拓扑结构采用不同的匹配形式。在终端采用菊花链拓扑结构时，应采用终端并联匹配形式。在终端采用星形拓扑结构时，可选用始端串联匹配或终端并联匹配形式。匹配形式也称端接。[/li][li]
3W原则
为避免较近平行走线间的电磁干扰，相邻走线中心间距需不小于线宽的3倍，也就是走线间间距不小于1倍线宽的规则即为3W原则。在线间距不小于3W时，可保证相邻走线间70%的电场不相互影响。在线间距不小于10W时，可保障相邻走线间98%的电场不相互影响。
3W原则是在设计采用窄引脚封装的ARM和DSP为主控芯片的PCB时首先考虑并优先执行的布线技术之一。[/li][li]
20H原则
为避免PCB边缘对外辐射电场和电磁干扰的边缘效应，内缩的电源层边缘与PCB边界间的间距应不小于电源层与地面层介质厚度H的20倍，即为20H原则。在内缩间距不小于20H，可将70%的电场和电磁辐射限制在接地层边缘内。在内缩间距不小于100H，可将98%的电场和电磁辐射限制在接地层边缘内。
20H原则是提高PCBEMI性能的必要手段和方法之一。[/li][li]
5/5原则
5/5原则就是在时钟频率高于5MHz或脉冲上升时间小于5ns时，需要考虑使用多层板形式。在必须采用双层板时，需将一面作为完整的地面。
5/5原则是PCB层数选择原则，在高频PCB设计时必须考虑和应用。[/li][/list]