元器件布局与走线:在布局上，要把模拟信号部分，高速数字电路部分，噪声源DC-DC电源部分这三部分合理地分开，使相互间的信号耦合为最小。而在器件布设方面，还是遵从相互有关的器件尽量靠近的原则，这样可以获得较好的抗噪声效果。
DC-DC电源部分与地:在印刷电路板上，电源线和地线最重要。让模拟电路和数字电路分别拥有自己的电源和地线通路。克服电磁干扰，最主要的手段就是接地。
晶振:数字电路中的时钟电路是目前电子产品中主要的电磁干扰源之一，是EMC设计的主要内容。晶振是一个强辐射发射源。晶振内部电路产生大的RF电流，以至于晶体的地引线不能以很少的损耗充分地将比较大的Ldi/dt电流引到地平面，结果金属外壳变成了单极天线。晶振的周边就是一个辐射场。故晶振电路尽量远离接口电路，如串口、地址线、数据线等。以避免接口电路将晶振的谐波信号带出印制板以造成电磁干扰。晶振的两个脚都要加RC滤波电路。同时一定要将晶振的金属外壳与印制板上的地连接起来。另外，晶振与芯片引脚尽量靠近，用地线把时钟区隔离起来，放置一个局部地平面并且通过多个过孔与地线连接。
电容去耦:利用电容去耦来降低电磁干扰，电容去耦可以分为三种:整体的、局部的和板间的。
整体去耦电容工作在低频状态，为整个电路板提供一个稳定的电压和电流。它应放置在紧靠印制电路板电源线和地线的地方。典型的去耦电容值是0.1μF。这个电容的分布电感的典型值是5μH。0.1μF的去耦电容有5μH的分布电感，它的并行共振频率大约在7MHz左右，也就是说，对于10MHz以下的噪声有较好的去耦效果，对几十MHz以上的噪声几乎不起作用。所以对于20MHz以上的噪声，采用0.01μF的电容去耦。
局部去耦电容使集成电路得到的供电电压比较平稳;另外还旁路掉该器件的高频噪声。
板间去耦电容是指电源面和接地面之间的电容，主要解决电源中产生的高频瞬变电流。电源输入端跨接一个10~100uF的电解电容器，如果印制电路板的位置允许，采用100uF以上的电解电容器的抗干扰效果会更好。去耦电容的引线不能过长，一般都紧靠在集成电路电源旁边，连线要粗一些。
磁珠滤波:在主板上的所有信号输入端都要加入磁珠滤波。磁珠专用于抑制信号线、电源线上的高频噪声和尖峰干扰，还具有吸收静电脉冲的能力。它扮演高频电阻的角色，即将高频衰减掉。该器件允许直流信号通过，而滤除交流信号。