最近做了一个 PCB，走线宽度为 3.5mil，间距为 8mil，板厚 1.6， TOP
到 GND 之间为 0.3mm，因此 USB 阻抗超大，超过了 80--100 的范
围， USB 下载小文件可以，下载大文件，就超级不行！一个惨痛的教
训，让我载抄了信号完整性分析的一段：深刻体会，钱的教训的深刻
的！！下面吧自己的经验教训总结下：
USB 通用串行总线(Universal Serial Bus)，目前我们所说的 USB 一
般都是指 USB2.0， USB2.0 接口是目前许多高速数据传输设备的首选
接口,从 1.1 过渡到 2.O,作为其重要指标的设备传输速度，从 1.5Mbps
的低速和 12Mbps 的全速提高到如今的 480Mbps 的高速。 USB 的特
点不用多说大家也知道就是：速度快、功耗低、支持即插即用、使用
安装方便。正是因为其以上优点现在很多视频设备也都采用 USB 传
输。
USB2.0 设备高速数据传输 PCB 板设计。对于高速数据传输 PCB
板设计最主要的就是差分信号线设计，设计好坏关乎整个设备能否正
常运行。
1、 USB2.0 接口差分信号线设计
USB2.0 协议定义由两根差分信号线(D 、 D-)传输高速数字信号，
最高的传输速率为 480 Mbps。差分信号线上的差分电压为 400mV，
理想的差分阻抗(Zdiff)为 90(1±O． 1)Ω。在设计 PCB 板时，控制差分
信号线的差分阻抗对高速数字信号的完整性是非常重要的，因为差分
阻抗影响差分信号的眼图、信号带宽、信号抖动和信号线上的干扰电
压。由于不同软件测量存在一定偏差，所以一般我们都是要求控制在
80Ω 至 100Ω 间。
差分线由两根平行绘制在 PCB 板表层(顶层或底层)发生边缘耦
合效应的微带线(Microstrip)组成的，其阻抗由两根微带线的阻抗及其
和决定，而微带线的阻抗(Zo)由微带线线宽(W)、微带线走线的铜皮
厚度(T)、微带线到最近参考平面的距离(H)以及 PCB 板材料的介电
常数(Er)决定，其计算公式为：Zo={87/sqrt(Er 1.41)]}ln[5.98H/(0.8WT)]。
影响差分线阻抗的主要参数为微带线阻抗和两根微带线的线间距(S)。
当两根微带线的线间距增加时，差分线的耦合效应减弱，差分阻抗增
大；线间距减少时，差分线的耦合效应增强，差分阻抗减小。差分线
阻抗的计算公式为： Zdiff=2Zo（ 1-0.48exp(-0.96S/H))。微带线和差分
线的计算公式在 O． 1<W／ H<2． 0 以及 0． 2<S／ H<3． 0 的情况下
成立。
为了获得比较理想的信号质量和传输特性，高速 USB2.0 设备要求
PCB 板的叠层数至少为 4 层，可以选择的叠层方案为：顶层(信号层)、
地层、电源层和底层(信号层)。不推荐在中间层走信号线，以免分割
地层和电源层的完整性。普通 PCB 板的板厚为 1.6 mm，信号层上的
差分线到最近参考平面的距离 H 大约为 11mil，走线的铜皮厚度 T 大
约为 O.65mil，填充材料一般为 FR-4，介电常数 Er 为 4.2。在 H、 T
[size=2][color=#000000][font=宋体]和 [size=2][color=#000000][font=TimesNewRoman]Er [size=2][color=#000000][font=宋体]已确定的条件下，由差分线 [size=2][color=#000000][font=TimesNewRoman]2D [size=2][color=#000000][font=宋体]阻抗模型以及微带线和差分线
[size=2][color=#000000][font=宋体]阻抗计算公式可以得到合适的线宽 [size=2][color=#000000][font=TimesNewRoman]W [size=2][color=#000000][font=宋体]和线间距 [size=2][color=#000000][font=TimesNewRoman]S[size=2][color=#000000][font=宋体]。当 [size=2][color=#000000][font=TimesNewRoman]W=16mil，S=7mil 时， Zdiff=87Ω。但通过上述公式来推导合适的走线尺寸的计算过程比较复杂，借助 PCB 阻抗控制设计软件 Polar 可以很方便的得到合适的结果，由 Polar 可以得到当 W=11mil， S=5mil 时，Zdiff=92.2Ω。在绘制 USB2． O 设备接口差分线时，应注意以下几点要求：1、 USB2.O 芯片放置在离地层最近的信号层,并尽量靠近 USB 插座,缩短差分线走线距离。2、差分线上不应加磁珠或者电容等滤波措施,否则会严重影响差分线的阻抗。3、如果 USB2.O 接口芯片需串联端电阻或者 D 线接上拉电阻时,务必将这些电阻尽可能的靠近芯片放置。4、将 USB2.O 差分信号线布在离地层最近的信号层。5、在绘制 PCB 板上其他信号线之前,应完成 USB2.0 差分线和其他差分线的布线。6、保持 USB2.O 差分线下端地层完整性,如果分割差分线下端的地层,会造成差分线阻抗的不连续性，并 会增加外部噪声对差分线的影响。7、在 USB2.0 差分线的布线过程中,应避免在差分线上放置过孔(via),过孔会造成差分线阻抗失调。如 果必须要通过放置过孔才能完成差分线的布线,那么应尽量使用小尺寸的过孔,并保持 USB2.0 差分线在一个信号层上。8、保证差分线的线间距在走线过程中的一致性，使用 Cadence 绘图时可以用 shove 保证，但在使用 Protel 绘图时要特别注意。如果在走线过程中差分线的间距发生改变，会造成差分线阻抗的不连续性。9、在绘制差分线的过程中，使用 45°弯角或圆弧弯角来代替 90°弯角，并尽量在差分线周围的 150mil 范围内不要走其他的信号线，特别是边沿比较陡峭的数字信号线更加要注意其走线不能影响 USB 差分线。10、差分线要尽量等长，如果两根线长度相差较大时，可以绘制蛇行线增加短线长度。2、 USB2.0 总线接口端电源线和地线设计USB 接口有 5 个端点，分别为： USB 电源(VBUS)、 D-、 D+、信号地(GND)和保护地(SHIELD)。除了 D+、 D-差分信号设计， USB 总线电源、信号地和保护地的设计对 USB 系统的正常工作同样重要。USB 电源线电压为 5V,提供的最大电流为 500mA，应将电源线布置在靠近电源层的信号层上，而不是布置在与 USB 差分线所在的相同层上，线宽应在 30mil 以上，以减少它对差分信号线的干扰。现在很多厂家的 USB 从控制芯片工作电压为 3.3V,当其工作在总线供电模式时,需要 3.3-5V 的电源转换芯片,电源转换芯片的输出端应尽量靠近USB 芯片的电压输入端，并且电源转换芯片的输入和输出端都应加大容量电容并联小容量电容进行滤波。当 USB 从控制芯片工作在自供电的模式时， USB 电源线可以串联一个大电阻接到地。USB 接口的信号地应与 PCB 板上的信号地接触良好，保护地可以放置在 PCB 板的任何一层上，它和信号地分割开,两个地之间可以用一个大电阻并联一个耐压值较高的电容，如图 2 所示。保护地和信号地之间的间距不应小于 25mil，以减少两个地之间的边缘耦合作用。保护地不要大面积覆铜，一根 100mli 宽度的铜箔线就已能满足保护地的功能需要了。在绘制 USB 电源线、信号地和保护地时，应注意以下几点：1、 USB 插座的 1、 2、 3、 4 脚应在信号地的包围范围内，而不是在保护地的包围范围内。2、 USB 差分信号线和其他信号线在走线的时候不应与保护地层出现交叠。3、电源层和信号地层在覆铜的时候要注意不应与保护地层出现交叠。4、电源层要比信号地层内缩 20D， D 为电源层与信号地层之间的距离。5、如果差分线所在层的信号地需要大面积覆铜，注意信号地与差分线之间要保证 35mil 以上的间距，以免覆铜后降低差分线的阻抗。6、在其他信号层可以放置一些具有信号地属性的过孔，增加信号地的连接性，缩短信号电流回流路径。7、在 USB 总线的电源线和 PCB 板的电源线上，可以加磁珠增加电源的抗干扰能力。3、 USB2.0 其他信号的拓扑结构设计USB2.O 提供高达 [/font][/color][/size][/font][/color][/size][/font][/color][/size][/font][/color][/size][/font][/color][/size][/font][/color][/size][/font][/color][/size][/font][/color][/size][/font][/color][/size][/font][/color][/size][/font][/color][/size]