日志
PADS自学笔记2：百人实战-第2课-课堂笔记
|
1、主芯片复位模块在条件允许的情况下尽量靠近芯片。
2、晶振尽量靠近芯片引脚布局布线。
[align=left]3、防静电元器件靠近端子座摆放。[/align]
4、I2C总线的两根线没有硬性规定，但默认要一起走线。
5、部分缩写说明
[blockquote][backcolor=#ffff00]LVDS[/backcolor]：Low-Voltage Differential Signaling 低电压差分信号
[/blockquote][blockquote]LVDS采用极低的电压摆幅高速差动传输数据，可以实现点对点或一点对多点的连接，具有低功耗、低误码率、低串扰和低辐射等特点，其传输介质可以是铜质的PCB连线，也可以是平衡电缆。
[/blockquote][blockquote]LVDS在对信号完整性、低抖动及共模特性要求较高的系统中得到了越来越广泛的应用。
[/blockquote][blockquote][backcolor=#ffff00]SAR ADC[/backcolor]：逐次逼近型ADC转换。[color=#b2a2c7]个人理解为低速低分辨率的ADC转换。[/color][/blockquote][blockquote][backcolor=#ffff00]BA[/backcolor]：Bank Address
[/blockquote]
6、差分信号线需要进行两两一组进行差分走线，不同组之间要满足3W规则，最好是4W。
[blockquote][color=#ff0000][backcolor=#ffff00]3W规则：[/backcolor][/color]
为了减少线间串扰，应保证线间距足够大，当线中心间距不少于3倍线宽时，则可保持70%的电场不互相干扰，称为3W规则。如要达到98%的电场不互相干扰，可使用10W的间距。
[attachment=99022]
[/blockquote][align=left]7、低速ADC线（SAR [color=#393939]逐次逼近型[/color]）走线要求不严格，高速ADC线走线要求高。[/align][align=left]8、为了减少参考电压在线路上的压降，走线需要加粗。[/align][align=left]9、高精度模拟信号走线需要进行包地处理。[/align]
2、晶振尽量靠近芯片引脚布局布线。
[align=left]3、防静电元器件靠近端子座摆放。[/align]
4、I2C总线的两根线没有硬性规定，但默认要一起走线。
5、部分缩写说明
[blockquote][backcolor=#ffff00]LVDS[/backcolor]：Low-Voltage Differential Signaling 低电压差分信号
[/blockquote][blockquote]LVDS采用极低的电压摆幅高速差动传输数据，可以实现点对点或一点对多点的连接，具有低功耗、低误码率、低串扰和低辐射等特点，其传输介质可以是铜质的PCB连线，也可以是平衡电缆。
[/blockquote][blockquote]LVDS在对信号完整性、低抖动及共模特性要求较高的系统中得到了越来越广泛的应用。
[/blockquote][blockquote][backcolor=#ffff00]SAR ADC[/backcolor]：逐次逼近型ADC转换。[color=#b2a2c7]个人理解为低速低分辨率的ADC转换。[/color][/blockquote][blockquote][backcolor=#ffff00]BA[/backcolor]：Bank Address
[/blockquote]
6、差分信号线需要进行两两一组进行差分走线，不同组之间要满足3W规则，最好是4W。
[blockquote][color=#ff0000][backcolor=#ffff00]3W规则：[/backcolor][/color]
为了减少线间串扰，应保证线间距足够大，当线中心间距不少于3倍线宽时，则可保持70%的电场不互相干扰，称为3W规则。如要达到98%的电场不互相干扰，可使用10W的间距。
[attachment=99022]
[/blockquote][align=left]7、低速ADC线（SAR [color=#393939]逐次逼近型[/color]）走线要求不严格，高速ADC线走线要求高。[/align][align=left]8、为了减少参考电压在线路上的压降，走线需要加粗。[/align][align=left]9、高精度模拟信号走线需要进行包地处理。[/align]
