PCB设计技术会对下面三种效应都产生影响：
　　1.静电放电之前静电场的效应
　　2.放电产生的电荷注入效应
　　3.静电放电电流产生的场效应
　　但主要是对第三种效应产生影响。

       下面的讨论将针对静电放电电流产生的场效应给出设计指南。
　　通常，源于接收电路之间的场耦合可以通过下列方式之一减小：
　　1.在源端使用滤波器以衰减信号
　　2.在接收端使用滤波器以衰减信号
　　3.增加距离以减小耦合
　　4.降低源和/或接收电路的天线效果以减小耦合
　　5.将接收天线与发射天线垂直放置以减小耦合
　　6.在接收天线与发射天线之间加屏蔽
　　7.减小发射及接收天线的阻抗来减小电场耦合
　　8.增加发射或接收天线之一的阻抗来减小磁场耦合
　　9.采用一致的、低阻抗参考平面(如同多层PCB设计所提供的)耦合信号，使它们保持共模方式
　　在具体PCB设计中，如电场或磁场占主导地位，应用方法7和8就可以解决。然而，静电放电一般同时产生电场和磁场，这说明方法7将改善电场的抗扰度，但同时会使磁场的抗扰度降低。方法8则与方法7带来的效果相反。所以，方法7和8并不是完善的解决方案。不管是电场还是磁场，使用方法1～6与9都会取得一定的效果，但PCB设计的解决方法主要取决于方法3～6和9的综合使用。
　　下面详细阐述通过方法3～6和9解决问题的六条实践法则及其原因所在。
　　一、保持环路面积最小
　　任意一个电路回路中有变化的磁通量穿过时，将会在环路内感应出电流。电流的大小与磁通量成正比。较 小的环路中通过的磁通量也较少，因此感应出的电流也较小，这就说明环路面积必须最小。应用这一经验的困 难之处是如何找到环路。每个人都知道图1中所示的环路，但要正确识别图1中所示的环路则比较困难。

　　与其试着去找出所有可能的环路，还不如采取下列步骤来减小环路面积：A、电源线与地线应紧靠在一起以减小电源和地间的环路面积。图3示例说明了电源线与地线同集成电 路连接的几种不同方法。

　　B、多条电源及地线应连接成网格状。图4和图5说明了这一点：在这个典型的PCB设计中，PCB的一 面布垂直线，而另一面则布水平线（此图中仅画出地线）。如图4所示，这个典型的地线结构会使环路面积很大，可以在双面板上添加一些连接线以减小环路面积， 如图5所示。网格构成的环路面积小得多，这将使感应电流很低，出现问题的可能性也较小。插在底板（或 母版）PCB上的PCB板，应该有多个地线和电源线节点，且在连接器长度方向上均匀布置。这将有利于减小 整个系统的环路面积。

　　上述步骤A和B既可减小电源与地之间的环路面积，同时也可减小环路天线的效能。您还想继续了解更多， 尽在[url=http://www.jiepei.com/g531]www.jiepei.com/g531[/url][attachment=123924]