马上注册,结交更多好友,享用更多功能,让你轻松玩转社区
您需要 登录 才可以下载或查看,没有账号?立即注册
×
DC/DC转换器IC具备固有的开关频率,频率的不同会对各种特性产生影响。一般来说,开关频率的不同会对表2中所示的各种特性产生影响。
表2 开关频率与各种特性的关系
图7~图8以XC9235/XC9236(1.2MHz)和XC9235/XC9236(3MHz)为具体例子表明开关频率与效率的关系。效率明显呈现表2中所示的结果。效率最大的电流值不同是因为不同的开关频率适合的感应系数值也不同的缘故。对于结构相同的线圈,感应系数越大直流电阻越增加,重负载时的损失增加,由此,效率最大的电流值越是低频的越会向轻负载侧移动。相反,频率高则因FET的充放电次数增加和IC自身的静态消耗电流增大,3MHz产品比1.2MHz产品在轻负载时的效率大幅度变差。
综合来看这些影响,可知1.2MHz产品的效率最大值大(=效率图的峰值最大),效率最大的输出电流值小(=效率图的峰值偏左)。此外,PFM工作时,轻负载时的频率都进一步下降,效率明显得到改善。
图7.XC9235/XC9236
VOUT=1.8V设定(振荡频率1.2MHz) CIN:10µF CL:10µF L=4.7µH(NR3015T-4R7M) Ta=25℃
图8.XC9235/XC9236
VOUT=1.8V设定(振荡频率3MHz) CIN:10µF CL:10µF L=4.7µH(NR3015T-4R7M) Ta=25℃
图9.XC9235/XC9236
图7~图8的测试电路
场效应晶体管(FET)的选择
对电压・电流的绝对最大额定值,选择以减少开关时的尖峰噪声和脉冲噪声的故障率为目的的、额定值为使用电压的1.5倍~2倍左右、RDS和CISS引起的损失最小的产品,可构成效率好的DC/DC转换器电路。虽然RDS和CISS都是越小损失也越小,但因RDS和CISS成反比关系,改善损失大的一方效果更好。
CISS引起的损失是FET的栅源极间充放电时被丢弃的功率,可用CISSVGS2f/2来表示。驱动电压和开关频率越大损失就越大,由于重负载时和轻负载时损失值基本相同,所以会使轻负载时的效率大幅度变差。
而RDS引起的损失是作为因FET的漏源极间电阻成分发生的热而放出的,它的值用RDSID2来表示,负载越大其值越是增大。因此,可以说轻负载时减少CISS引起的损失对提高效率的效果较好,重负载时减少RDS引起的损失效果较好。将上述内容归纳于下面的表3中。
表3 选择FET之例
输入电流可用输出(负载)电流×输出电压÷输入电压÷效率来计算求出。效率未知时,可姑且升压时采用70%,降压时采用80%左右来计算。
图10是图11所示的XC9220C093的外设元件中只更换了FET后测试的效率图。其中所用的各FET的规格值如表4中所示。
从图10来看,使用RDS小的FET(XP162A11C0)呈现能驱动更大电流,重负载时的效率得到若干改善的趋势。但也可知进一步大幅度降低轻负载时的效率,不必要地使用电流驱动能力大的FET是不适当的。
图10. XC9220C093
更换FET后的效率変化
图11. XC9220C093
图10的测试电路
表4 FET的各种特性
t8.png (13.07 KB, 下载次数: 0)下载附件 保存到相册昨天 17:05 上传
|