PCB设计8个小TIPS，超好用！

惊鸿 · 发表于 2018-4-14 09:46:37

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区

您需要登录才可以下载或查看，没有账号？立即注册

×

[paragraph]

1、在使用protel 99se软件设计，处理器的是89C51,晶振12MHZ 系统中还有一个40KHZ的超声波信号和800hz的音频信号，此时如何设计PCB才能提供高抗干扰能力?

对于89C51等单片机而言,多大的信号的时候能够影响89C51的正常工作?除了拉大两者之间的距离之外,还有没有其他的技巧来提高系统抗干扰的能力?

PCB设计提供高抗干扰能力，当然需要尽量降低干扰源信号的信号变化沿速率，具体多高频率的信号，要看干扰信号是那种电平，PCB布线多长。除了拉开间距外，通过匹配或拓扑解决干扰信号的反射，过冲等问题，也可以有效降低信号干扰。

2如果希望尽量减少板面积，而打算像内存条那样正反贴，可以吗？

正反贴的PCB设计，只要你的焊接加工没问题，当然可以。

3、请问在PCB 布线中电源的分布和布线是否也需要象接地一样注意。若不注意会带来什么样的问题？会增加干扰么？

电源若作为平面层处理，其方式应该类似于地层的处理，当然，为了降低电源的共模辐射，建议内缩20倍的电源层距地层的高度。如果布线，建议走树状结构，注意避免电源环路问题。电源闭环会引起较大的共模辐射。

4、地址线是否应该采用星形布线？若采用星形布线，则Vtt的终端电阻可不可以放在星形的连接点处或者放在星形的一个分支的末端？

地址线是否要采用星型布线，取决于终端之间的时延要求是否满足系统的建立、保持时间，另外还要考虑到布线的难度。星型拓扑的原因是确保每个分支的时延和反射一致，所以星型连接中使用终端并联匹配，一般会在所有终端都添加匹配，只在一个分支添加匹配，不可能满足这样的要求。

5、请问焊盘对高速信号有什么影响?

一个很好的问题。焊盘对高速信号有的影响，它的影响类似器件的封装对器件的影响上。详细的分析，信号从IC内出来以后，经过绑定线，管脚，封装外壳，焊盘，焊锡到达传输线，这个过程中的所有关节都会影响信号的质量。但是实际分析时，很难给出焊盘、焊锡加上管脚的具体参数。所以一般就用IBIS模型中的封装的参数将他们都概括了，当然这样的分析在较低的频率上分析是可以接收的，对于更高频率信号更高精度仿真，就不够精确了。现在的一个趋势是用IBIS的V－I、V－T曲线描述buffer特性，用SPICE模型描述封装参数。当然，在IC设计当中，也有信号完整性问题，在封装选择和管脚分配上也考虑了这些因素对信号质量的影响。

7、在高速PCB中，VIA可以减少很大的回流路径，但有的又说情愿弯一下也不要打VIA，应该如何取舍？

分析RF电路的回流路径，与高速数字电路中信号回流还不太一样。首先，二者有共同点，都是分布参数电路，都是应用maxwell方程计算电路的特性。

然而，射频电路是模拟电路，有电路中电压V＝V（t），电流I=I(t)两个变量都需要进行控制，而数字电路只关注信号电压的变化V＝V（t）。因此，在RF布线中，除了考虑信号回流外，还需要考虑布线对电流的影响。即打弯布线和过孔对信号电流有没有影响。

此外，大多数RF板都是单面或双面PCB，并没有完整的平面层，回流路径分布在信号周围各个地和电源上，仿真时需要使用3D场提取工具分析，这时候打弯布线和过孔的回流需要具体分析；高速数字电路分析一般只处理有完整平面层的多层PCB，使用2D场提取分析，只考虑在相邻平面的信号回流，过孔只作为一个集总参数的R－L－C处理。

8、当信号跨电源分割时，是否表示对该信号而言，该电源平面的交流阻抗大？此时，如果该信号层还有地平面与其相邻，即使信号和电源层间介质厚度小于与地之间的介质厚度，信号是否也会选择地平面作为回流路径？

没错，这种说法是对的，根据阻抗计算公式，Z=squa（L/C）, 在分隔处，C变小，Z增大。当然此处，信号还与地层相邻，C比较大，Z较小，信号优先从完整的地平面上回流。但是，不可避免会在分隔处产生阻抗不连续。

以上即是PCB设计8个小TIPS，超好用！