小白请教大神，从logic导网表到layout，无PCB元件封装

在原理图已经对每个元件分配了封装（此时所有封装还没有制作，先全部手动输入），完成原理图检查OK；

原理图手动分配DECAL

在layout中添加原理图用的库，开始制作封装，OK后以元件手动分配的封装名保存在库中，此时提示没有分配任何元件类型，打开layout中的库相应元件无decal
此时必须在layout中编辑元件重新手动分配封装，再发送网表，才会有相应封装

库中显示无decal

实际封装已做好

手动分配封装

已经检查了logic和layout没有断开连接。这样的话每个元件封装做完要在分配一次封装，元件少还可以，但是元件多的话就比较麻烦。
请大神能指点一二，这个问题要怎么处理，谢谢！！

    

好像就是这样吧！layout画完封装分配后保存入库，再调出网络表，相同元件只需要一个吧，太多了有些可以在其他pcb图里面抠出来用，可能会快一点。可能我也没搞明白，不过老吴视频里面好像这么讲的。

    

学习下

什么叫元件少，元件多！元件多就不用做了，这是什么道理。pads的中心封装是parts--元件，元件在原理图中可以对应n个封装，pcb也可以n个封装，只要脚数目对应就可以。谁不是慢慢的，copy也好，自制也好，建立起自己的封装。估计就初学的，又没实际应用环境，才会抱怨吧

最后一个图分配一下就可以了

多多学习！

原理图和PCB库都分配好就可以，记得SCH和PCB的库都是要同一个，