揭秘Intel 10nm工艺：晶体管密度比肩台积电/三星7nm

shuszhao · 发表于 2018-6-15 08:54:05

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区

您需要登录才可以下载或查看，没有账号？立即注册

×

Intel的技术真的不行了？显然不是。虽然都叫xxnm，但是对比之下，Intel无疑是最为严谨的，一直在追求最高的技术指标，也正因为如此再加上半导体工艺难度急剧增加，Intel 10nm才一直难产。
Intel 14nm工艺已经连续用了三代，还要再用一次，10nm则因为良品率始终无法达到满意程度而一再推迟，现在跳票到了2019年，而且上半年还是下半年Intel自己都不确定。相比之下，台积电、三星已经开始量产7nm，GlobalFoundries 7nm也不远了。
Intel的技术真的不行了？显然不是。虽然都叫xxnm，但是对比之下，Intel无疑是最为严谨的，一直在追求最高的技术指标，也正因为如此再加上半导体工艺难度急剧增加，Intel 10nm才一直难产。
目前，Intel 10nm处理器已经小批量出货，已知产品只有一款低压低功耗的Core i3-8121U，由联想IdeaPad 330笔记本首发。
TechInsight分析了这颗处理器，获得了一些惊人的发现，直接证实了Intel新工艺的先进性。

登录/注册后可看大图

i3-8121U内核局部显微照片
分析发现，Intel 10nm工艺使用了第三代FinFET立体晶体管技术，晶体管密度达到了每平方毫米1.008亿个(符合官方宣称)，是目前14nm的足足2.7倍！
作为对比，三星10nm工艺晶体管密度不过每平方毫米5510万个，仅相当于Intel的一半多点，7nm则是每平方毫米1.0123亿个，勉强高过Intel 10nm。
至于台积电、GF两家的7nm，晶体管密度比三星还要低一些。
换言之，仅就晶体管集成度而言，Intel 10nm的确和对手的7nm站在同一档次上，甚至还要更好！
另外，Intel 10nm的最小栅极间距(Gate Pitch)从70nm缩小到54nm，最小金属间距(Metal Pitch)从52nm缩小到36nm，同样远胜对手。
事实上与现有其他10nm以及未来的7nm相比，Intel 10nm拥有最好的间距缩小指标。
Intel 10nm的其他亮点还有：
－ BEOL后端工艺中首次使用了金属铜、钌(Ru)，后者是一种贵金属－ BEOL后端和接触位上首次使用自对齐曝光方案(self-aligned patterning scheme)－ 6.2-Track高密度库实现超级缩放(Hyperscaling)－ Cell级别的COAG(Contact on active gate)技术当然了，技术指标再先进，最终也要转换成有竞争力的产品，才算数。