我们从2011年坚守至今,只想做存粹的技术论坛。  由于网站在外面,点击附件后要很长世间才弹出下载,请耐心等待,勿重复点击不要用Edge和IE浏览器下载,否则提示不安全下载不了

 找回密码
 立即注册
搜索
查看: 3637|回复: 2

Robei--FPGA仿真软件使用教程

[复制链接]

该用户从未签到

1万

主题

1292

回帖

2万

积分

管理员

积分
29577

社区居民最爱沙发原创达人社区明星终身成就奖优秀斑竹奖宣传大使奖特殊贡献奖

QQ
发表于 2012-4-30 22:27:19 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区

您需要 登录 才可以下载或查看,没有账号?立即注册

×
终于有点时间了,继续我们的Robei介绍吧       插个小话题,其实网上有Robei的介绍,但总带上国产的帽子,我感觉不妥,设计的软件为什么都得戴个国产帽子,以后怎么走出去,因为Robei面对的人群是热爱FPGA的好孩子,再说了altera等软件在他们国度有怎么称呼的吗,Robei是Robei,面向世界,走向未来。
         Robei软件的下载地址:http://robei.com/?cat=4&lang=zh
       当你安装完软件后,会生成一个Robei的example包,初次使用你可以打开软件包的程序,感受下Robei软件的魅力哦。
         任何软件都有工作界面,Robei的工作界面十分简单,先上传一张看看吧!! 390651_TIME_1333875405926.jpg
                                                              主界面
        这就是Robei的主界面,映入眼帘的是工作框,最顶部的是菜单栏,下面就是工具栏了,工作框下面就是软件提示信息,在这里可以看到软件提示用户操作的正确性哦。
      在工作框左边是工程里面建立的模块,用户可以清晰的看到自己建立的模块了。
       Robei软件使用是需要注册的,目前针对教育用户,可联系QQ243675849免费提供教育用户试用,Robei注册方式如下操作:点击菜单栏的help-----register,提交软件序列号即可使用了。
    如果看到这样的提示,那恭喜你软件可以授权使用啦!!

390651_TIME_1333875939855.jpg
                 注册完后提示用户可以使用
   
     Robei软件的仿真使用教程,大概分为四部分。
第一部分:自己设计模块需要实现的功能,将需要的各个模块划分好
第二部分:建立各个模块的verilog描述语言
第三部分:建立testbench文件,写代码,将各个模块用wire连接起来,并编译建立仿真波形文件。
第四部分:根据testbench文件测试代码的可行性,从波形图上面验证设计的正确性。
下面我将以编写与门逻辑的Robei测试,教大家使用这样的软件吧!

与门逻辑的真值表

A

B

Y

0

0

0

0

1

0

1

0

0

1

1

1


  Y=A*B;
熟悉了与门逻辑,我们就开始吧!!
打开Robei软件,点击File---New(也可以直接在工具栏第一个带有+文件夹的按钮上轻轻点击下哦),出现以下界面
390651_TIME_1333877492738.jpg
这样就到了建立文件,Module Name (模块名字)这里是与门,我就取名为andgate(PS:不要与关键字等相同)Module Type(模块类型),这里有module 和 testbench两种,module是建立的模块,testbench是对模块的测试,Robei的使用是先建立各个module文件,再对module进行测试才可以看到美丽的波形哦(PS:在这里与颜色相关的地方是可以自己编辑的哦)。然后就是Language(暂时只支持verilog,以后会有更多语言的版本的),再就是端口申明了,你有几个输入,几个输出,与门测试逻辑有2个输入,一个输出。OK,以后就到工作区域啦,如下图

390651_TIME_1333878240234.jpg
       这是工作界面,进入以后都是初始化的管脚,这里你可以修改关键的名字,比如管脚p0,双击p0,在工作界面右边有p0的属性,你可以修改它的参数,比如名字,color Date Type,Datesize等,在andgate框图下面有2个按钮,一个是Graph 一个是code,Graph是图形,code是你编写的代码,在这里,点击code 在里面输入 assign  y=a&b;然后点击保存按钮,到文件夹里面,为了检查你写的是否错误,可以运行build---run,就可以看到Robei给你的提示了,如果错误就会有提示的哦,然后按照同样的方法建立testbench文件,在这里我就取名test,设置如下

390651_TIME_1333888141364.jpg
然后保存(路径和刚才andgate一致),然后在code里面填写测试代码

initial begin
p0=1'b0;
p1=1'b0;
#5
p0=1'b0;
p1=1'b1;
#5
p0=1'b1;
p1=1'b0;
#5
p0=1'b1;
p1=1'b1;
#5
$finish;
end
保存后编译,运行run,编译代码。
在点击tool下面的connect,将测试端口与模块端口连接起来,保存后运行run,生成仿真激励文件。


390651_TIME_1333888521275.jpg
点击build----wave,出现如下波形

390651_TIME_1333888417890.jpg
这就是仿真波形,可以看到管脚,在这里,我们仿真test文件,故把p0,p1,p2添加到左框图去即可直接看到仿真结果,在这里,我们看到的是与门的测仿真试。如图下 390651_TIME_1333888850333.jpg
由测试文件可以看到结果是正确的哦,好了,大家可以尝试下,不清楚的可以一起交流哦,QQ243675849,想获得更多技术支持,请QQ联系哦
回复

使用道具 举报

该用户从未签到

82

主题

2952

回帖

0

积分

PADS-190220高级班

积分
0

终身成就奖原创先锋奖优秀斑竹奖

发表于 2018-7-6 08:52:12 | 显示全部楼层
回复

使用道具 举报

该用户从未签到

82

主题

2952

回帖

0

积分

PADS-190220高级班

积分
0

终身成就奖原创先锋奖优秀斑竹奖

发表于 2018-7-16 08:55:59 | 显示全部楼层
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

每日签到,有金币领取。


Copyright ©2011-2024 NTpcb.com All Right Reserved.  Powered by Discuz! (NTpcb)

本站信息均由会员发表,不代表NTpcb立场,如侵犯了您的权利请发帖投诉

( 闽ICP备2024076463号-1 ) 论坛技术支持QQ群171867948 ,论坛问题,充值问题请联系QQ1308068381

平平安安
TOP
快速回复 返回顶部 返回列表