|
马上注册,结交更多好友,享用更多功能,让你轻松玩转社区
您需要 登录 才可以下载或查看,没有账号?立即注册
×
众人一讲到半导体高端技术,第一个联想到的是 ASML 的光刻机,但真正让台积电狠甩三星电子(Samsung Electronics)几条街,大啖苹果(Apple)订单的关键,却是来自于半导体界最末端的“传统产业”:封装技术,台积电进入该领域晚于三星,但从此由前段制程吃到后段工艺,这种一条龙的技术与服务宛若“神奇大补丸”,从此苹果离不开它!
更让竞争对手竖起寒毛的是,台积电在今年首度揭露一种全新的封装架构,同时也赋予一个独特名字:“SoIC”(system-on-integrated-chips)。然该技术细节一公布,业界便议论纷纷指出,“这不就十分接近 3D IC 架构吗?”,业内人士指出,台积电从来都是“事做成了才会说”,这次敢公开讲这个技术,一定是有十足把握才会提。
(来源:台积电)
3D IC 是半导体“至尊”殿堂,这一把剑台积电磨了超过十年
3D IC 技术已经被半导体业界讨论多年,但难度十分高,是透过高度的堆叠来整合不同性质的晶圆,有别于 2.5D封装是不同的 Die(晶粒) 在基板上做平行排列,其技术层次是半导体界的“至尊”殿堂。
而台积电这次提出的接近 3D IC 架构的“SoIC”技术绝非是横空出世,甚至可说是“历经磨难”才找到的“桃花源”,这一把剑磨了可不止十年。
SoIC 是一种创新的多晶片堆叠技术,主要是针对 10nm 以下的工艺技术进行晶圆级接合,特色是 SoIC 技术没有突起的键合结构,是一种直接 Wafer-on-wafer 的接合技术,可以把很多不同性质的芯片整合在一起,而当中最关键之处,是在于接合的材料。
(来源:台积电)
台积电掌舵 Integrated Interconnect & Packaging 部门的副总余振华提到 SoIC 技术时透露,Wafer-on-wafer 接合的材料是个“billion dollars”的秘密!
同时,近期台积电首度揭露 SoIC 封装技术的最新进展时间表,将在从 2020 年起为台积电贡献营收,并将在 2021 年创造显著收入贡献。
回顾过往,台积电的封装技术之路是几经波折,先是提出 2.5D 版的 CoWos 技术,再提出横扫市场且独吃苹果的 InFO 技术,下一个要制霸的,是逼近 3D IC 层次的 SoIC 技术。
10 年前超低调成立封装部门,就怕合作伙伴抱怨“抢饭碗”
台积电在 2008 年底成立导线与封装技术整合部门 ( Integrated Interconnect and Package Development Division, IIPD ),要进军封装领域和合作伙伴“抢饭碗”的消息不胫而走,一度看在封测业者的眼里是很不是滋味。
封测产业被半导体界视为是高端技术领域中的“传统产业”,在专业分工缜密的行业特性下,封测业的运营型态一直是非常成熟传统、低毛利率,与台积电擅长的技术密集、资本密集、高毛利率是大相径庭。
然而,台积电为什么要进入封装领域?因为早在 10 年前,公司就看出,随着工艺不断往下微缩,后段封装技术会跟不上前段制程,如此发展会拖累台积电开发高端技术的速度,而摩尔定律撞墙的预言也会成真,唯一解决之道就是从前段到后段一条龙做到底,自己打通任督二脉。
当然,另一个让台积电如鲠在喉的理由,是主要竞争对手三星早已采用从前段做到后段的模式,因此,跨入封测产业成为台积电势在必行的策略,但初期又必须非常小心翼翼,深怕合作伙伴过度反弹。
为了“咬一口苹果”,与三星上演“顶尖对决”戏码
台积电在 2008 年成立导线与封装技术整合部门后的第一个任务,是将超低介电层(Extreme Low-K Dielectric, ELK)导入 45/40 纳米工艺技术,接着突破导线与封装相关技术瓶颈,让第一批 GPU 和 FPGA 客户的产品顺利量产。
当台积电进入封装领域,又全力押宝手机应用,与劲敌三星电子之间的“顶尖对决”一役火热上演,在争夺苹果处理器订单上达到高潮。
(来源:台积电)
苹果第一颗 iPhone 处理器是 2010 年问世的 A4 芯片,之后的 A5 、 A6 、 A7 芯片都是由三星打造,然三星在智能手机领域的强势拓展,对苹果 iPhone 的威胁越来越大,演变成双方互告专利侵权是吵得面红耳赤。
因此,2011 年就传出苹果秘密与台积电接触,讨论代工处理器一事,此举引发三星十分激烈的反击,开始私下四处找分析师放话表示,台积电的技术还不够成熟、相关专利都在三星手上,只要台积电敢做一定告到底等。
当时就盛传苹果的 A6 处理器会从三星转到台积电,但最后仍是由三星代工,韩国媒体还形容“因为台积电做不出 A6 芯片,让苹果只能接受三星大涨价格且继续合作”。
但事实上,苹果与台积电这对“新朋友”从接触认识到真正合作,花了很长的时间沟通与磨合。
台积电、苹果磨合三年,A8 处理器横空出世
为了争取苹果订单,台积电 2011 年底就组织一批将近百人的研发团队长期驻扎美国苹果总部,但是一直到 2014 年,台积电以 20 纳米为苹果打造 A8 处理器才真正量产问世,中间磨合了三年,传出有两大原因。
一是要先解决专利问题,三星因为握有许多逻辑、存储等相关专利,是绑住苹果订单的一大诱因,且为求谨慎,台积电也花了更长的时间通过苹果的的认证,双方确保所有矽智财都不会有侵权的疑虑,苹果才正式转单给台积电。
第二个原因,传出就是因为台积电后段封装制程不够稳定,成了争取苹果订单最大的绊脚石,逼得台积电在 2011 年底,首次将封装技术 COWOS(Chip On Wafer On Substrate)这个秘密武器在众人面前揭露,从此,台积电在封装领域上的一举一动,成了业界关注的焦点,不单是竞争对手三星紧紧盯着,所有封测业者都也张大眼睛瞧着。
(来源:台积电)
之后剧本发展更是大转弯,后段的封装技术不足,原本是台积电争取苹果 A6 处理器输给三星的原因,但自从在 A8 处理器订单大获全胜后,台积电的封测技术反而成为击败三星、独吃苹果订单的秘技,对照台积电超过 30 年的发展史,一个 2008 年才成立的年轻部门,却为台积电打赢极为漂亮的一仗!
台积电的封装分为两大技术,一是专注于高阶客户市场的整合型扇出封装 CoWoS 封装技术,二是经济型InFO(Integrated Fan-out)技术。
CoWoS 封装技术最先搬上台面,虽然市场好评不断,但因为价格较高,只能锁定部分高端用户,像是 GPU 、 FPGA 等应用,台积电马上修正策略,主打经济版的 InFO 封装技术,遂成为手机客户采用的主力,也是独吃苹果订单的关键。
InFO 成为独享苹果订单关键,逼得三星投入 FOWLP 技术应战
InFO 封装技术其实就是 FOWLP(Fan-Out Wafer level Package),该技术是 2008 年由德国英飞凌(Infineon)提出的扇出型晶圆级封装,特点是不需要 IC 基板,因此可以降低芯片的厚度,但因为良率无法完全克服等问题,当时的 FOWLP 技术被提出后,并没有立刻成为业界主流。
台积电以 FOWLP 技术为基础加以改良后,在 2015 年提出整合型扇出封装(Integrated Fan-out, InFO)技术,将 16 纳米的逻辑 SoC 芯片和 DRAM 芯片做整合,特别适合低功耗、强调散热、体积小、高频宽的应用,像是智能手机、平板电脑和物联网芯片,并于 2016 年开始实现量产,再次独享苹果,气走三星。
屡屡吃败战的三星也下定决心要进军FOWLP 封装技术的开发,并且投入比 FOWLP 技术层次更高的 FoPLP 扇出型面板级封装 ( Fan-out Panel Level Package ),可以看出封装领域已经成为半导体大厂一较高下的技术殿堂。
但行业内人士也分析,不单是三星,许多封装业者也对于投入 FoPLP 技术跃跃欲试,像是封测大厂日月光等。然而,如同 FOWLP 技术在发展过程中遇到众多挑战,眼前的 FOPLP 技术面临的问题更多,如异质材料与非对称架构所导致的芯片位移 ( die shift )、翘曲 ( warpage )、热膨胀系数 ( CTE ) 管理等问题。
同时,为实现更高密度重布线层 ( RDL)、更精细的线宽,需要在材料和设备上有所创新,已有半导体业者将面板生产上的经验与设备运用于 FOPLP 制程上,解决部份问题,但整体而言,还需要寻求更佳的解决方案,因此,FOPLP 技术还有一段摸索期。
至于台积电在封装领域的下一步,在今年首度对外揭露方向,提出 SoIC 封装技术,业界认为,SoIC 封装几乎是 3D IC 技术层次,台积电敢对外做这样的表述,绝对是投入技术开发已久,已经获得技术上的进展,更透露其在封装领域要持续称霸的雄心!
摩尔定律是否走到尽头引发许多讨论,从台积电、三星的策略可以得知,半导体前段工艺再微缩下去有限,解除后段封装技术的瓶颈成为延续该定律的解决之道。
这也隐隐透露着,长达数十年专业分工的体系,未来可能再度走向垂直整合。就像芯片设计、晶圆代工的分工体系已经运行数十年,但结合两者的 IDM(integrated design and manufacture)模式又有复辟迹象,显示行业是合久必分、分久必合,不断寻求改变来克服挑战、“变形”来顺应环境的改变,要让半导体产业再战下一个十年! |
|