项目一 DDR ADD_CTR_CLK 走线

[复制链接]
查看779 | 回复2 | 2019-3-11 16:33:11 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区

您需要 登录 才可以下载或查看,没有账号?立即注册

×
同组同层 DDR ADDR_CTR_CLK走线比较头大,走到后来拉通就好,也不管差分了,可能还影响了DDR外的走线
数据线老师已拉通,自己在琢磨
问:差分线满足阻抗要求,线距是7,这个走不了怎么办?
布线时阻抗要求和走线矛盾时怎么办?
DDR.jpg

NT96663 1.0-xia20802.zip (261 KB, 下载次数: 1)
回复

使用道具 举报

十月的皮皮 | 2019-3-12 07:50:31 | 显示全部楼层
回复

使用道具 举报

love欣 | 2019-3-13 09:08:49 | 显示全部楼层
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则