项目一 DDR ADD_CTR_CLK 走线

xia20802 · 发表于 2019-3-11 16:33:11

同组同层 DDR ADDR_CTR_CLK走线比较头大，走到后来拉通就好，也不管差分了，可能还影响了DDR外的走线
数据线老师已拉通，自己在琢磨
问：差分线满足阻抗要求，线距是7，这个走不了怎么办？
布线时阻抗要求和走线矛盾时怎么办？

NT96663 1.0-xia20802.zip (261 KB, 下载次数: 1)

十月的皮皮 · 发表于 2019-3-12 07:50:31

加油！！！！

love欣 · 发表于 2019-3-13 09:08:49

		自动登录	找回密码
密码			立即注册