[技术讨论] 浅谈ESD整改的基本思路

[复制链接]
查看1585 | 回复2 | 2019-5-30 08:03:01 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区

您需要 登录 才可以下载或查看,没有账号?立即注册

×
如果把静电当做突如其来的洪水,那ESD整改的基本思路可以概括为三字“堵”“防”“疏”。 ![ESD整改,磁珠,ESD静电管,防静电管](/uploads/1548494809_62829.png "ESD整改,磁珠,ESD静电管,防静电管") “堵”顾名思义就是把ESD堵在产品的外面,使之不能进入到产品的PCB上,例如:将金属外壳的地与PCB的地完全隔开,但有时候受板子的限制,金属壳的地与PCB的地隔开的距离不是很远,又因ESD的耦合能力很强;此时如果让金属壳的地与PCB之间的地直接隔开,很容易造成二次放电。所以这时可以用阻值大的磁珠进行串联隔离。 ![ESD整改,磁珠,ESD静电管,防静电管](/uploads/1548494838_23627.png "ESD整改,磁珠,ESD静电管,防静电管") “防”就是用ESD静电管去防护,这首先我们要了解ESD干扰的途径,假如ESD是从端口进来,那静电管要加在靠近端口的敏感信号上(例如:USB端口的D+、D-);假如是干扰到芯片了,那就要在靠近芯片的引脚上加静电管,避免ESD从后端耦合进芯片从而导致静电管失效。还值得一提的是静电管是提供一个泄放路径,不能吸收消化掉ESD,所以我们要确保泄放路径上没有其他敏感信号线。 ![ESD整改,磁珠,ESD静电管,防静电管](/uploads/1548494926_36374.png "ESD整改,磁珠,ESD静电管,防静电管") “疏”的最终目的是改变ESD的电流回路路径,减小回路面积。这一般就要使PCB板上的地铺完整,过孔要多,保持地阻抗的一致性
回复

使用道具 举报

zhao_siqing | 2019-6-13 15:44:38 | 显示全部楼层
回复

使用道具 举报

love_change | 2022-10-4 09:35:45 | 显示全部楼层
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则