VerifyDesign时应注意什么

zeosv

1）将整个PCB板缩放到完全显示状态。这是必要的，因为PADS Layout的验证工具仅对设计者能够看到的部分进行检验（也就是你在窗口中能看到的那部分），验证工具才进行检验。执行【View】→【Board】（或按快捷键Home），即可显示整个PCB板。
（2）将所有与电气特性相关的层颜色都打开。与（1）类似，如果某一层颜色没有打开，则设计者将看不到该对象，因此验证工具亦不会对其进地验证操作。
如下图的Pad与Traces均未打开，这样在检查过程中，Pad与Traces的规则违例将不予报错。


下图的Via与Traces显示为黑色（即背景色），这样两种对象在PCB检查中也是不可见的，故存在错误检查不出来的风险。

nj20044

xujiatai

qq-fleet

nj20044