我们从2011年坚守至今,只想做存粹的技术论坛。  由于网站在外面,点击附件后要很长世间才弹出下载,请耐心等待,勿重复点击不要用Edge和IE浏览器下载,否则提示不安全下载不了

 找回密码
 立即注册
搜索
查看: 1077|回复: 2

[技术文章] Cadence Allegro 实时PCB设计– Real-Time Route Analysis

[复制链接]
  • TA的每日心情
    开心
    2024-11-8 09:23
  • 签到天数: 3 天

    [LV.2]偶尔看看I

    57

    主题

    23

    回帖

    93

    积分

    一级逆天

    积分
    93

    终身成就奖

    发表于 2020-3-27 09:03:43 | 显示全部楼层 |阅读模式

    马上注册,结交更多好友,享用更多功能,让你轻松玩转社区

    您需要 登录 才可以下载或查看,没有账号?立即注册

    ×
    在PCB完成设计提交到板厂生产之前我们要对PCB设计文件进行交付前的评审,我们需要一个评审小组,依照一摞厚厚的checklist逐条检查各个规则约束以及风险点,打样很贵再板时间成本也很高,等板子做回来之后才发现犯了低级错误,所耗费的成本是不可接受的。
    氮素,即使是在投板之前我们所犯的低级错误在评审时发现了问题,重新修改,再评审,耗费的时间成本也不低。
    亡羊补牢为时已晚,我们要将错误通过实时DRC扼杀在摇篮里,防范于未然才是王道。优秀的工程师都会利用EDA设计软件自带的规则审查功能,以设计规则驱动设计,在布局、布线、调时序拉等长,摆丝印等等繁琐而耗时的过程中,让EDA软件帮助我们实时进行规则检查。
    在OrCAD/Allegro 17.2 QIR 7这个版本更新中,Cadence为我们带来了更加好用的实时PCB设计的新功能,等等,你要问老wu QIR 7到底是哪个版本补丁我还真没留意,反正你打我博客里最新的补丁就有了
    回复

    使用道具 举报

    该用户从未签到

    2

    主题

    1052

    回帖

    0

    积分

    二级逆天

    积分
    0

    社区居民终身成就奖优秀斑竹奖

    QQ
    发表于 2020-3-27 09:09:32 | 显示全部楼层
    回复

    使用道具 举报

    该用户从未签到

    1

    主题

    259

    回帖

    0

    积分

    二级逆天

    积分
    0

    终身成就奖

    发表于 2020-4-5 08:59:21 | 显示全部楼层
    回复

    使用道具 举报

    您需要登录后才可以回帖 登录 | 立即注册

    本版积分规则

    公告:服务器刚移机,
    大家请不要下载东西。
    会下载失败


    Copyright ©2011-2024 NTpcb.com All Right Reserved.  Powered by Discuz! (NTpcb)

    本站信息均由会员发表,不代表NTpcb立场,如侵犯了您的权利请发帖投诉

    ( 闽ICP备2024076463号-1 ) 论坛技术支持QQ群171867948 ,论坛问题,充值问题请联系QQ1308068381

    平平安安
    TOP
    快速回复 返回顶部 返回列表