Allegro的Real-Time Route Analysis功能

danruhai · 发表于 2020-8-28 15:52:22

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区

您需要登录才可以下载或查看，没有账号？立即注册

×

今天介绍Real-Time Route Analysis这个功能
实时布线分析，这项功能可以在PCB设计过程中实时地进行交互式规则检查，可轻松查找和修复在制造DRC核查中常忽略的布线违规问题。
打开方式，菜单栏“View->Vision Manager”，打开“Visions“管理对话框，这个对话框是可以移动的，可以把它拖到侧边栏选项卡中。

登录/注册后可看大图

在下拉选项框里选择“Route Vision“就可以切换到Real-Time Route Analysis功能啦

登录/注册后可看大图

点击“Conigure…“按钮可以对需要进行实时检测的项目进行选择
Parallel Gap Less Than Preferred 检查线与线的间距是否违规

登录/注册后可看大图

Non-Optimized Segs 在OrCAD/Allegro 17.2 QIR 4更新的时候OrCAD/Allegro引入了一个Route Optimization的优化功能，即平均及优化走线在 fan-out 区域内以及在 vias / pins 之间的距离。这个优化功能在满足线与线最小间距的前提下，尽量最大化走线与焊盘的间距。这个功能使得如果在扇出区域布线或者走线穿过两个过孔或者焊盘时，如果只有一根走线或者一对差分线时则在两个过孔/焊盘间居中走线，而在过孔或焊盘件走多根走线的话则在满足最小线间距的情况下平均分布走线与焊盘的间距。
这句话绕吗？老wu也觉得蛮绕的