ram中的存储单元

英尚微电子 · 发表于 2020-12-1 16:04:38

按照数据存取的方式不同，

ram

中的存储单元分为两种:静态存储单元一静态RAM(SRAM);动态存储单元—动态RAM(DRAM)。

1.静态存储单元(SRAM):它由电源来维持信息，如触发器，寄存器等。

静态存储单元(

SRAM

)的典型结构:

T5、T6、T7、T8都是门控管，只要栅极高电平，这些管子就工作在可变电阻区当作开关。

其中存储单元通过T5、T6和数据线(位线)相连;数据线又通过T7、T8和再经输入/输出缓冲电路和输入/输出线相连接，以实现信息的传递和交换。写入信息的操作过程，在第一次写入信息之前，存储单元中的信息是随机信息。

假定要写入信息“1”:

1)地址码加入，地址有效后，相对应的行选线X和列选线Ⅰ都为高电平，T5、T6、T7、T8导电;

2)片选信号有效

(低电平);

3)写入信号有效，这时三态门G2、G3为工作态，G1输出高阻态，信息“1”经G2、T7、T5达到Q端;经G3反相后信息“O”经T8、T6达到

。T4导电，T3截止，显然信息“1”已写入了存储单元。

假定要读出信息“1”:

1)访问该地址单元的地址码有效;

2)片选有效

=O;

3)读操作有效R/

=1;此时:三态门G1工作态，G2、G3高阻态，存储单元中的信息“1”经T5、T7、G1三态门读出。

除上述NMOS结构的静态SRAM以外，还有以下几种类型的SRAM。

CMOS结构的SRAM:功耗更加低，存储容量更加大。

双极型结构SRAM:功耗较大，存取速度更加快。

2.动态存储单元(

DRAM

)

静态存储单元存在静态功耗，集成度做不高，所以存储容量也做不大。动态存储单元，利用了栅源间的MOS电容存储信息。其静态功耗很小，因而存储容量可以做得很大。静态RAM功耗大和密度低，动态RAM功耗小和密度高。动态RAM需要定时刷新，使用较复杂。

动态存储单元(DRAM)的典型结构:

门控管T3、T4、T5、T6、T7、T8 , C1、C2为MOS电容。

DRAM的读/写操作过程:

1) 访问该存储单元的地址有效;2)片选信号有(未画);3)发出读出信息或写入新信息的控制信号。

读出操作时，令原信息Q=1，C2充有电荷，地址有效后，行、列选取线高电平;加片选信号后，送读出信号R=1，W=O;T4、T6、T8导电，经T4、T6、T8读出。写入操作时，假定原信息为“0”，要写入信息“1”，该存储单元的地址有效后，X、Y为高电平;在片选信号到达后，加写入命令W=1，R=0，即“1。信息经T7、T5、T3对C2充电。充至一定电压后，T2导电，C1放电，T1截止，所以，Q变为高电平，“1”信息写入到了该存储单元中。如果写入的信息是“o”则原电容上的电荷不变。

动态RAM 的刷新:由于DRAM靠MOS电容存储信息。当该信息长时间不处理时，电容上的电荷将会因漏电等原因而逐渐的损失，从而造成存储数据的丢失。及时补充电荷是动态RAM中一个十分重要的问题。补充充电的过程称为“刷新”一Refresh,也称“再生”。

补充充电的过程:加预充电脉冲∅、预充电管T9、T10导电，CO1，C02很快充电至VDD，∅撤销后，CO1，CO2上的电荷保持。然而进行读出操作:地址有效，行、列选线X、Y高电平;R=1，W=0进行读出操作，如果原信息为Q=“1”，说明MOS电容C2有电荷，C1没有电荷(即T2导电，T1截止);这时CO1上的电荷将对C2补充充电，而CO2上的电荷经T2导电管放掉，结果对C2实现了补充充电。读出的数据仍为，

，则 DO=1。

实际在每进行一次读出操作之前,必须对DRAM安排一次刷新,即先加一个预充电脉冲,然后进行读出操作。同时在不进行任何操作时,CPU也应该每隔一定时间对动态RAM进行一次补充充电(一般是2mS时间)，以弥补电荷损失。