在高速设计中，如何解决信号的完整性问题？

leslie_aqiang · 发表于 2021-2-5 17:23:45

信号完整性基本上是阻抗匹配的问题。而影响阻抗匹配的因素有信号源的架构和输出阻抗(output impedance)，走线的特性阻抗，负载端的特性，走线的拓朴(topology)架构等。解决的方式是靠端接(termination)与调整走线的拓朴。

郑先生 · 发表于 2021-2-6 08:37:28

		自动登录	找回密码
密码			立即注册

[技术文章] 在高速设计中，如何解决信号的完整性问题？