[技术文章] pads logic 画线防连接不好方法

[复制链接]
查看1038 | 回复4 | 2021-4-29 00:00:55 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区

您需要 登录 才可以下载或查看,没有账号?立即注册

×



注意建元件的步骤,要在建CAE封装时就设计好电气栅格(G100)
即使CAE的元件外型要画小一点,可以更改电所栅格(为G50),但是在放元件管脚时一定要改为G100
暑假期间,免费代管18-28岁小孩,限女性。
回复

使用道具 举报

huangweiqiao | 2021-4-29 08:12:52 | 显示全部楼层
回复

使用道具 举报

loongtotem | 2021-4-29 08:37:41 | 显示全部楼层
回复

使用道具 举报

小鑫鑫 | 2021-4-29 08:38:47 | 显示全部楼层
回复

使用道具 举报

danqpm | 2021-4-29 09:54:39 | 显示全部楼层
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则