|
|
马上注册，结交更多好友，享用更多功能，让你轻松玩转社区
您需要 登录 才可以下载或查看，没有账号？立即注册
×
本文主要介绍DDR常用的三种频率，以及梳理内存频率是怎样提升的。可能这篇文章对于电路设计用处不大，但多了解一点总是没坏处的。
图1 文章框图
通过下面这张表，我们一起来了解一下内存DDR的频率。
图2 内存频率表格 从表中可以看出内存有三种频率，分别是核心频率，工作频率和等效频率。而我们平时所说的频率就是等效频率。从表格中我们可以得出以下信息：
1、核心频率，指真正读写内存颗粒的频率，它是固定不变的，一般是133，166，和200MHz三类，这个频率提升很难。
2、工作频率，DDR工作频率是颗粒核心频率的两倍。 两倍是指在一个时钟周期内传输两次数据。
3、等效频率，就是对外宣称的频率，只不过加上了预存取功能，比如DDR2 800中800MHz表示的就是等效频率，它和内存的预读取有关。等效频率 = 颗粒核心频率 x prefect。
4、在核心频率相同的时候，
SDR等效频率是核心频率的1倍，
DDR等效频率是核心频率的2倍，
DDR2等效频率是核心频率的4倍，
DDR3等效频率是核心频率的8倍，
DDR4等效频率是核心频率的8倍。
那么DDR内存频率是怎样提升的呢？
| 1、DDR在一个时间周期内进行了两次数据传输，提升了工作频率 |
以前的SDR在一个周期内进行一次数据传输，现在DDR一个周期内进行了两次数据传输（上升沿+下降沿）。
图3 SDR一个周期内传输一次数据
图4 DDR一个周期内传输两次数据
怎么理解内存的预读取？
就好比我们的跑步比赛，每个人都有快慢之分。有的人跑步速度1m/秒，有的人跑步速度1.5m/秒。
图5 跑步来形容预读取
DDR内存预读取是2bit，
DDR2内存预读取是4bit，
DDR3内存预读取是8bit，
DDR4内存预读取是8bit。
以上是SDR到DDR3频率增加的2个原因。不过DDR4在预读取位数上和DDR3内存一样是8bit，因为想翻倍到16bit在当时来说难度太大了。
那么DDR4怎么在之前的基础上进行频率提升呢？这次我们要换个思路：
于是提出了Bank Group分组设计。包括使用两个或者四个可选择的Bank Group分组，允许各个Bank Group具备独立启动操作读、写等动作特性，从而改进内存的整体效率和带宽。所以等效频率可以提升到核心频率的16倍或32倍。
点对点总线是DDR4整个存储系统的关键性设计。
怎么说呢？
DDR3内存和内存控制器链接依靠的是多点分支总线。这种总线允许在一个接口上挂接许多同样规格的芯片。比如主板上往往为双通道设计四根内存插槽，每个通道在物理结构上只允许扩展更大容量。打个比方说，这种设计类似于为每次只能双向通行一对车的道路边修建仓库，仓库直连道路，虽然每个仓库都有自己的运输车和运输能力，但道路只允许每次双向通行一对车，因此这种设计如果不停的加修仓库，只是扩大了存储能力而已，对运输能力帮助不大。图6 DDR4点对点总线提高带宽
DDR4采用点对点总线，内存控制器每通道只能支持唯一的一根内存。
相比多点分支总线，点对点相当于为每个仓库都设计了一条道路，有效利用了仓库本身的运输能力，相当于有效利用了每个内存的位宽。
看到这里大概明白了，DDR4频率的提高主要是Bank Group的设计，其实本身的预读取能力并没有变。
当然频率的提升除了以上原因外，还有一个特点，就是我们的工作电压也在不断降低。
图7 降低电压提升频率
降低工作电压直接带来两个好处：
①降低功耗。（频率越高，功耗越大，所以降低电压有利于降低功耗）；
②速率提升。（这个好理解）
|
|
allegro羊皮卷
逆天级-英特尔双至强CPU挂32条DDR4内存条大
无线通信测试平台的技术原理和应用场景
Cadence Allegro X SPB24.1安装破解方法 和
发表于 2023-1-11 09:22:21
说的很细
