|
马上注册,结交更多好友,享用更多功能,让你轻松玩转社区
您需要 登录 才可以下载或查看,没有账号?立即注册
×
[sell=3,currency]为了满足测试环节对特殊时序信号的要求 ,设计了一种可配置时序信号发生系统 ,可实现多路时序信号的输出 。 该
时序信号发生系统由上位机和下位机两部分组成 ,上位机软件对输出的时序信号进行配置 ,下位机采用 STM32 + FPGA 相结
合的硬件结构 ,实现配置后的多路时序信号输出 。 由于下位机的 STM32 芯片与 FPGA 采用两个不同的时钟 ,因此在 FPGA
内使用异步 FIFO 实现与 STM32 芯片的数据通信 ,有效实现了两者之间的并行数据传输 。
|
|