22nm 后栅FinFET工艺流程(2)

(5) 侧墙(offset spacer)沉积

Piranha清洗晶圆，生长15A热氧化层，再沉积15A CVD OX。

(6) NMOS extension implant

PR覆盖PMOS，对NMOS进行两个方向的砷离子注入(As, 2E15@1KeV, ±10°)。

PMOS extension implant

去除PR并Piranha清洗，PR覆盖NMOS，再对PMOS进行两个方向的离子注入(B, mid-E13@<1KeV, ±10°)。

去除PR并Piranha清洗，950℃尖峰退火(spike anneal) RTA 1s，然后1350℃闪光退火(flash anneal) 1-3ms。

(7) 源漏区应变工程

沉积600A的氮化硅，各向异性刻蚀去除水平方向的氮化硅，留下栅极和fin侧墙的氮化硅。

沉积300A的SiCN硬掩膜。BARC+光刻胶图案化，然后各向异性刻蚀掉PMOS的SiCN，再刻蚀掉PMOS栅极外面的fin。

选择性外延生长SiGe，SiGe仅形核于暴露的Si表面，即PMOS的源漏fin处。最后去除剩余的SiCN硬掩膜。

再次沉积300A的SiCN硬掩膜，图案化暴露出NMOS。

接下来的处理有两个方案

方案一(22nm FinFET以前的工艺)

刻蚀掉NMOS fin上的SiCN，去胶并清洗。HF刻蚀掉NMOS fin上的氧化硅。在裸硅上外延生长Si，最后去除所有硬掩膜。

方案二

刻蚀掉硬掩膜后，再整体刻蚀掉NMOS的fin，然后选择性外延生长SiC，SiC仅形核于暴露的硅上，即NMOS源漏的fin处。

去除SiCN硬掩膜，然后进行离子注入。首先是硅预非晶化注入(Si, 1E15@5KeV, 0°)。非晶化促进后续低电阻硅化物的形成。

HF去除栅电极上的氧化硅和晶圆上的自然氧化物。光阻覆盖NMOS，对PMOS进行离子注入(Al, 1E14@5KeV, 0°)。目的是降低PMOS接触电阻，增大驱动电流。

(8) Piranha/SC1清洗晶圆，PVD法沉积75A低温Ti。Ti是良好吸气剂，有利于氧和其它污染物的去除。热氩气流经过晶圆背面，使晶圆快速升温到560℃，使Ti转变为TiSi。再在此温度沉积75A的Ti，使其成为TiSi。

此时，晶体管中存在两种Ti: 反应的Ti和未反应的Ti。使用Piranha去除栅极侧墙和STI上未反应的Ti。

Piranha/SC1清洗晶圆，再沉积75A的氧化硅和75A的氮化硅，作为contact etch的刻蚀停止层。

(9) 金属前介质(PMD)沉积

高密度CVD沉积2000A PSG。CMP回抛PSG至1400A，目的是去除栅电极上面的氮化硅侧墙，并露出非晶硅。

(10) 去除非晶硅栅电极，露出氧化物刻蚀停止层包住的fin。

栅极沟槽和fin上的氧化物被干法刻蚀掉。

采用低温自由基氧化(radical oxidation) 进行底部界面氧化层(BIL)生长，产生厚度6A的高质量的氧化层。

采用HfCl4+H2O ALD沉积12A的氧化铪，注入氮等离子体来提高介电常数，氮气氛围700℃退火5-30s。

(11) ALD沉积1nm高保形的TiN

ALD沉积1nm的TaN作为刻蚀停止层。

ALD沉积5nm高保形TiN

光阻覆盖PMOS，对NMOS区金属进行刻蚀。NMOS区TiN被刻蚀掉，TaN作为刻蚀停止层，其完整性遭到破坏，从而有助于扩散Al进入下层TiN形成TiAlN功函数金属。

采用自离子化PVD(SIPVD)的方法在整个晶圆上沉积5nm高保形TiAl。400℃以下退火处理，使TiAl中的Al通过不完整的TaN阻挡层进入TiN，形成NMOS的功函数金属TiAlN。PMOS处的TiN和TaN阻挡了Al的扩散，因此PMOS的功函数金属为TiN。

(12) SIPVD沉积1000A的钨

将钨回抛至与栅电极齐平

(13) contact工艺

将钨和栅极上的的金属部分刻蚀

CVD沉积400A的SiON

将SiON磨平至与PSG齐平

沉积厚的PSG，完成金属前介质层工艺(PMD)

W trench contact

PR定义contact trench区域，各向异性刻蚀将接触孔打通到栅电极和源漏区，刻蚀停止在氮化物上。更换刻蚀气体，打开氮化物下的氧化物，刻蚀停止在源漏区的TiSi和栅极W上。

内部剖面图

晶圆经degas去除污染物，再湿法清洗，Ar清洗去除聚合物残留和碳污染。使用IMP PVD的方法沉积40A Ti作为粘附层，25A TiN作为扩散阻挡层。TiN反复溅射以确保覆盖率。不破真空沉积W种子层，最后CVD法沉积2500A的钨，然后将W磨至与PSG齐平。沉积氧化物缓冲层，使表面光滑且PSG与W共面。

之前使用Cu trench contact

光刻胶图案化，刻蚀PSG停在氮化硅上，然后更换刻蚀气体，刻蚀氧化硅停在TiSi上。栅电极则是刻蚀SiON停在W上。

Degas、湿法清洗、氩气溅射清除有机物和碳污染物。IMP PVD法沉积TaN和Ta作为后面Cu的扩散阻挡层。

不破真空，在沟槽中沉积一层Cu种子层，再电镀块铜。300℃退火90s以促进晶体结构形成并降低电阻。

CMP抛光至铜与PSG共面，此过程会磨掉PSG表面的Ta。沉积氧化缓冲层以使表面光滑。

内部剖面图

(14) CVD法沉积四层拉应力氮化硅，作为contact的刻蚀停止层(CESL)。

至此，22nm FinFET前中段工艺结束。