LVDS 概述（视频接口的介绍与总结）

chsry · 发表于 2014-7-11 18:32:11

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区

您需要登录才可以下载或查看，没有账号？立即注册

×

由于本人今天的附件上传权限已经没有了，所以发一篇自己写的LVDS的总结。

LVDS 接口标准: LVDS 接口是LCD Panel 通用的接口标准，以8-bit Panel
为例，包括5 组传输线，其中4 组是数据线，代表Tx0+/Tx0-... Tx3+/Tx3-。还有
一组是时钟信号，代表TxC+/TxC-。相应的在Panel 一端有5 组接收线。如果是
6-bit Panel 则只有3 组数据线和一组时钟线。 LVDS 接口又称RS-644 总线接口，
是20 世纪90 年代才出现的一种数据传输和接口技术。LVDS 即低电压差分信号，
这种技术的核心是采用极低的电压摆幅高速差动传输数据，可以实现点对点或一
点对多点的连接，具有低功耗、低误码率、低串扰和低辐射等特点，其传输介质
可以是铜质的PCB 连线，也可以是平衡电缆。LVDS 在对信号完整性、低抖动
及共模特性要求较高的系统中得到了越来越广泛的应用。目前，流行的LVDS
技术规范有两个标准：一个是TIA/EIA（电讯工业联盟/电子工业联盟）的
ANSI/TIA/EIA－644 标准，另一个是IEEE 1596.3 标准。
LVDS 芯片是一种把RGB 并行数据（24 位或者18 位）转换为串口输出（4
通道或3 通道）的IC，输入和输出的对应关系是固定的，无法重设。
1 LVDS接口电路的系统构架
在液晶显示器中，LVDS 接口电路包括两部分，即驱动板侧的LVDS 输出接
口电路（LVDS 发送器）和液晶面板侧的LVDS 输入接口电路（LVDS 接收器）。
LVDS 发送器将驱动板主控芯片输出的17L 电平并行RGB 数据信号和控制信号
转换成低电压串行LVDS 信号，然后通过驱动板与液晶面板之间的柔性电缆（排
线）将信号传送到液晶面板侧的LVDS 接收器，LVDS 接收器再将串行信号转换
为TTL 电平的并行信号，送往液晶屏时序控制与行列驱动电路。图一所示为
LVDS 接口电路的组成示意图。
图一 LVDS 接口电路的组成示意图
在数据传输过程中，还必须有时钟信号的参与，LVDS 接口无论传输数据还
是传输时钟，都采用差分信号对的形式进行传输。所谓信号对，是指LVDS 接口
电路中，每一个数据传输通道或时钟传输通道的输出都为两个信号（正输出端和
负输出端）。
需要说明的是，不同的液晶显示器，其驱动板上的LVDS 发送器不尽相同，
有些LVDS 发送器为一片或两片独立的芯片（如DS90C383），有些则集成在主
控芯片中（如主控芯片gm5221 内部就集成了LVDS 发送器）。
1.1 LVDS 接口格式
1.1.1 单路6 位LVDS 输出接口（18-bit Single Pixel Format）（比较常见）
这种接口电路中，采用单路方式传输，每个基色信号采用6 位数据，共18
位RGB 数据，因此，也称18 位或18bit LVDS 接口。
1.1.2 双路6 位LVDS 输出接口（18-bit Dual Pixel Format）（比较少见）
这种接口电路中，采用双路方式传输，每个基色信号采用6 位数据，其中
奇路数据为18 位，偶路数据为18 位，共36 位RGB 数据，因此，也称36 位或
36bit LVDS 接口。
1.1.3 单路8 位LVDS 输出接口（24-bit Single Pixel Format）（普遍使用）
这种接口电路中，采用单路方式传输，每个基色信号采用8 位数据，共24
位RGB 数据，因此，也称24 位或24bit LVDS 接口。
1.1.4 双路8 位1TL 输出位接口（24-bit Dual Pixel Format）（比较少见）
这种接口电路中，采用双路方式传输，每个基色信号采用8 位数据，其中
奇路数据为24 位，偶路数据为24 位，共48 位RGB 数据，因此，也称48 位或
48bit LVDS 接口。
1.1.5 常用LVDS 接口电路
下面就常用的20PIN、30PIN 的LVDS 接口作详细说明。
20PIN 单6 定义：
1：电源2：电源3：地 4：地 5：R0- 6：R0+ 7：地 8：R1- 9：R1+
10：地 11：R2- 12：R2+ 13：地 14：CLK- 15：CLK+ 16 空 17 空 18
空 19 空 20 空
每组信号线之间电阻为（数字表120 欧左右）
这种接口电路中，采用单路方式传输，每个基色信号采用6 位数据，共18
位RGB 数据，因此，也称18 位或18bit LVDS 接口。
20PIN 双6 定义：
1：电源2：电源3：地 4：地 5：R0- 6：R0+ 7：R1- 8：R1+ 9：
R2- 10：R2+ 11：CLK- 12：CLK+ 13：RO1- 14：RO1+ 15：RO2- 16：
RO2+ 17：RO3- 18：RO3+
19：CLK1- 20：CLK1+
每组信号线之间电阻为（数字表120 欧左右）
这种接口电路中，采用双路方式传输，每个基色信号采用6 位数据，其中奇
路数据为18 位，偶路数据为18 位，共36 位RGB 数据，因此，也称36 位或36bit
LVDS 接口。
20PIN 单8 定义：
1：电源2：电源3：地 4：地 5：R0- 6：R0+ 7：地 8：R1- 9：R1+
10：地 11：R2- 12：R2+ 13：地 14：CLK- 15：CLK+ 16：R3- 17：
R3+
每组信号线之间电阻为（数字表120 欧左右）
这种接口电路中，采用单路方式传输，每个基色信号采用8 位数据，共24
位RGB 数据，因此，也称24 位或24bit LVDS 接口。
30PIN 单6 定义：
1：空2：电源3：电源 4：空 5：空 6：空 7：空 8：R0- 9：R0+ 10：
地 11：R1- 12：R1+ 13：地 14：R2- 15：R2+ 16：地 17：CLK- 18：
CLK+ 19：地 20：空- 21：空 22：空 23：空 24：空 25：空 26：
空 27：空 28 空 29 空 30 空
每组信号线之间电阻为（数字表120 欧左右）
这种接口电路中，采用单路方式传输，每个基色信号采用6 位数据，共18
位RGB 数据，因此，也称18 位或18bit LVDS 接口。
30PIN 单8 定义：
1：空2：电源3：电源 4：空 5：空 6：空 7：空 8：R0- 9：R0+ 10：
地 11：R1- 12：R1+ 13：地 14：R2- 15：R2+ 16：地 17：CLK- 18：
CLK+ 19：地 20：R3- 21：R3+ 22：地 23：空 24：空 25：空 26：
空 27：空 28 空 29 空 30 空
每组信号线之间电阻为（数字表120 欧左右）
这种接口电路中，采用单路方式传输，每个基色信号采用8 位数据，共24
位RGB 数据，因此，也称24 位或24bit LVDS 接口。
30PIN 双6 定义：
1：电源2：电源3：地 4：地 5：R0- 6：R0+ 7：地 8：R1- 9：R1+
10：地 11：R2- 12：R2+ 13：地 14：CLK- 15：CLK+ 16：地 17：
RS0- 18：RS0+ 19：地 20：RS1- 21：RS1+ 22：地 23：RS2- 24：RS2+
25：地 26：CLK2- 27：CLK2+
每组信号线之间电阻为（数字表120 欧左右）
这种接口电路中，采用双路方式传输，每个基色信号采用6 位数据，其中奇
路数据为18 位，偶路数据为18 位，共36 位RGB 数据，因此，也称36 位或36bit
LVDS 接口。
30PIN 双8 定义：
1：电源2：电源3：电源 4：空 5：空 6：空 7：地 8：R0- 9：R0+
10：R1- 11：R1+ 12：R2- 13：R2+ 14：地 15：CLK- 16：CLK+ 17：
地 18：R3- 19：R3+ 20：RB0-21：RB0+ 22：RB1- 23：RB1+ 24：地 25：
RB2- 26：RB2+ 27：CLK2- 28：CLK2+ 29：RB3- 30：RB3+
每组信号线之间电阻为（数字表120 欧左右）
这种接口电路中，采用双路方式传输，每个基色信号采用8 位数据，其中奇
路数据为24 位，偶路数据为24 位，共48 位RGB 数据，因此，也称48 位或48bit
LVDS 接口
1.2 LVDS 数据格式（单通道模式）
1.2.1 非直流平衡模式（此种数据模式在市面上LCD的规格书中比较常见）
图二的数据格式是6BIT 的，主要适合于18位输入的LCD屏，其数据通道为
3通道（A0~A2），时钟通道1个(CLK1)，A2通道传输控制信号DE、VS和HS和数据
信号（B5B4B3B2）。
图二单通道LVDS 6bit 数据格式，非直流平衡模式
图三为每通道8BIT 数据格式，主要适合于24位输入的LCD，有四个数据通
道（A0~A3），时钟通道1个(CLK1)，A3通道为高位数据（B7B6G7G6 R7R6）。
图三单通道LVDS 8bit 数据格式A，非直流平衡模式
图四是单通道8BIT 另外一种数据格式，也是24位的数据输入，有四个数据
通道（A0~A3），时钟通道1 个(CLKIN)，和图三不同之处在于RIN3通道传输低
位数据（B1 B0 G1 G0 R1 R0）。此种数据格式的LCD在实际应用中比较少见。
图四单通道LVDS 8bit 数据格式B，非直流平衡模式（比较少见）
1.2.2 直流平衡模式（此种数据模式在市面上LCD的规格书中没有见到）
直流平衡模式跟非直流平衡模式不同，需要增加一位直流平衡位“DCBAL”，
其次它的控制信号DE,VSYNC,HSYNC是通过特定的pattern来传输的而不是直接
在数据线上传输的。
图五的数据格式是6BIT 的，主要适合于18位输入的LCD屏，其数据通道为
3通道（A0~A2），时钟通道1个(CLK1)，A2通道传输数据（BOB1B2B3B4B5DCBAL）
图五单通道LVDS 6bit 数据格式，直流平衡模式
图六是控制信号传输的方式。
图五单通道LVDS 6bit 控制信号，直流平衡模式
图七为每通道8BIT 数据格式，主要适合于24位输入的LCD，有四个数据通
道（A0~A3），时钟通道1个(CLK1)，A3通道为高位数据（R6R7G6G7B6B7DABAL）。
图七单通道LVDS 8bit 控制信号A，直流平衡模式
图八是控制信号传输的方式。
图八单通道LVDS 6bit 控制信号，直流平衡模式
双通道直流平衡模式和双通道直流不平衡模式跟单通道类似，不同之处只是
增加了一个通道，详细见《Open LVDS Display Interface(OpenLDI) Specification》。
综上所述，目前在LVDS 的应用支持上，做到支持市面上常用的单通道非平
衡模式的18 位输入和24 位输入的LCD 就行了。
1.2 典型LVDS 发送芯片介绍
典型的LVDS 发送芯片分为四通道、五通道和十通道几种，下面简要进行介
绍。
（1）四通道LVDS 发送芯片
图九所示为四通道LVDS 发送芯片（DS90C365）（经常使用）内部框图。包
含了三个数据信号（其中包括RGB、数据使能DE、行同步信号HS、场同步信
号VS）通道和一个时钟信号发送通道。
图九通道LVDS 发送芯片内部框图
4 通道LVDS 发送芯片主要用于驱动6bit 液晶面板。使用四通道LVDS 发送
芯片可以构成单路6bit LVDS 接自电路和奇／偶双路6bit LVDS 接口电路。
（2）五通道LVDS 发送芯片
图十所示为五通道LVDS 发送芯片（DS90C385）（普遍使用）内部框图。包
含了四个数据信号（其中包括RGB、数据使能DE、行同步信号IIS、场同步信
号vs）通道和一个时钟信号发送通道。
图十通道LVDS 发送芯片内部框图
五通道LVDS 发送芯片主要用于驱动8bit 液晶面板。使用五通道LVDS 发送
芯片主要用来构成单路8bit LVDS 接口电路和奇／偶双路8bit LVDS 接口电路。
（3）十通道LVDS 发送芯片
图十一所示为十通道LVDS 发送芯片（DS90C387）（比较少见）内部框图。
包含了八个数据信号（其中包括RGB、数据使能DE、行同步信号HS、场同步
信号VS）通道和两个时钟信号发送通道。
图十一十通道LV DS 发送芯片内部框图
十通道LVDS 发送芯片主要用于驱动8bit 液晶面板。使用十通道LYDS 发送
芯片主要用来构成奇／偶双路8bit LVDS 位接口电路。
在十通道LVDS 发送芯片中，设置了两个时钟脉冲输出通道，这样做的目的
是可以更加灵活的适应不同类型的LVDS 接收芯片。当LVDS 接收电路同样使用
一片十通道LVDS 接收芯片时，只需使用一个通道的时钟信号即可；当LVDS
接收电路使用两片五通道LVDS 接收芯片时，十通道LYDS 发送芯片需要为每个
LVDS 接收芯片提供单独的时钟信号。
2 液晶屏分辨率解决方案
Resolution Common
640*480 VGA（比较少见）
800*600 SVGA（普遍使用）
1024*768 XGA（比较常见）
1280*1024 SXGA（专案使用）
1600*1024 SXGAW（少见）
1600*1200 UXGA（少见）
1920*1080 HDTV（少见）
1900*1200 UXGAW（少见）
2048*1536 QXGA（少见）
液晶屏分辨率解决方案尽量能做到支持XGA 或者SVGA，根据市场发展再
作提高。
3 LVDS 硬件系统的设计
LVDS 系统的设计要求设计者应具备超高速单板设计的经验并了解差分信
号的理论。设计高速差分板并不很困难，下面将简要介绍一下各注意点。
3.1 PCB 板
(A）至少使用４层PCB 板（从顶层到底层）：LVDS 信号层、地层、电源
层、TTL 信号层；
（B）使TTL 信号和LVDS 信号相互隔离，否则TTL 可能会耦合到LVDS
线上，最好将TTL 和LVDS 信号放在由电源／地层隔离的不同层上；
（C）使LVDS 驱动器和接收器尽可能地靠近连接器的LVDS 端；
（D）使用分布式的多个电容来旁路LVDS 设备，表面贴电容靠近电源／地
层管脚放置；
（E）电源层和地层应使用粗线，不要使用50Ω 布线规则；
（F）保持PCB 地线层返回路径宽而短；
（G）应该使用利用地层返回铜线（gu9ound return wire）的电缆连接两个系
统的地层；
（H）使用多过孔(至少两个)连接到电源层(线)和地层(线)，表面贴电容可以
直接焊接到过孔焊盘以减少线头。
3.2 板上导线
（A）微波传输线（microstrip）和带状线（stripline）都有较好性能；
（B）微波传输线的优点：一般有更高的差分阻抗、不需要额外的过孔；
（C）带状线在信号间提供了更好的屏蔽。
3.3 差分线
（A）使用与传输媒质的差分阻抗和终端电阻相匹配的受控阻抗线，并且使
差分线对离开集成芯片后立刻尽可能地相互靠近（距离小于１０ｍｍ），这样能
减少反射并能确保耦合到的噪声为共模噪声；
（B）使差分线对的长度相互匹配以减少信号扭曲，防止引起信号间的相位
差而导致电磁辐射；
（C）不要仅仅依赖自动布线功能，而应仔细修改以实现差分阻抗匹配并实
现差分线的隔离；
（D）尽量减少过孔和其它会引起线路不连续性的因素；
（E）避免将导致阻值不连续性的90°走线，使用圆弧或45°折线来代替；
（F）在差分线对内，两条线之间的距离应尽可能短，以保持接收器的共模
抑制能力。在印制板上，两条差分线之间的距离应尽可能保持一致，以避免差分
阻抗的不连续性。
3.4 终端
（A）使用终端电阻实现对差分传输线的最大匹配，阻值一般在90～130Ω
之间，系统也需要此终端电阻来产生正常工作的差分电压；
（B）最好使用精度１～2%的表面贴电阻跨接在差分线上，必要时也可使用
两个阻值各为50Ω 的电阻，并在中间通过一个电容接地，以滤去共模噪声。
3.5 未使用的管脚
所有未使用的LVDS 接收器输入管脚悬空，所有未使用的LVDS 和TTL 输
出管脚悬空，将未使用的TTL发送／驱动器输入和控制／使能管脚接电源或地。
3.6 媒质（电缆和连接器）选择
（A）使用受控阻抗媒质，差分阻抗约为100Ω，不会引入较大的阻抗不连
续性；
（B）仅就减少噪声和提高信号质量而言，平衡电缆（如双绞线对）通常比
非平衡电缆好；
（C）电缆长度小于0.5m 时，大部分电缆都能有效工作，距离在0.5m～10m
之间时,CAT 3(Categiory 3)双绞线对电缆效果好、便宜并且容易买到，距离大于
10m 并且要求高速率时，建议使用CAT 5 双绞线对。
3.7 在噪声环境中提高可靠性设计
LVDS 接收器在内部提供了可靠性线路，用以保护在接收器输入悬空、接
收器输入短路以及接收器输入匹配等情况下输出可靠。但是，当驱动器三态或者
接收器上的电缆没有连接到驱动器上时，它并没有提供在噪声环境中的可靠性保
证。在此情况下，电缆就变成了浮动的天线，如果电缆感应到的噪声超过LVDS
内部可靠性线路的容限时，接收器就会开关或振荡。如果此种情况发生，建议使
用平衡或屏蔽电缆。另外，也可以外加电阻来提高噪声容限。当然，如果使用内
嵌在芯片中的LVDS 收发器，由于一般都有控制收发器是否工作的机制，因而
这种悬置不会影响系统。