高速PCB中的信号回流及跨分割

2dmin

这里简单构造了一个“场景”，结合下图介绍一下地回流和电源回流以及一些跨分割问题。为方便作图，把层间距放大。
    IC1为信号输出端，IC2为信号输入端(为简化PCB模型，假定接收端内含下接电阻)第三层为地层。IC1和IC2的地均来自于第三层地层面。顶层右上角为一块电源平面，接到电源正极。C1和C2分别为IC1、IC2的退耦电容。图上所示的芯片的电源和地脚均为发、收信号端的供电电源和地。
    在低频时，如果S1端输出高电平，整个电流回路是电源经导线接到VCC电源平面，然后经橙色路径进入IC1，然后从S1端出来，沿第二层的导线经R1端进入IC2，然后进入GND层，经红色路径回到电源负极。
    但在高频时，PCB所呈现的分布特性会对信号产生很大影响。我们常说的地回流就是高频信号中经常要遇到的一个问题。当S1到R1的信号线中有增大的电流时，外部的磁场变化很快，会使附近的导体感应出一个反向的电流。如果第三层的地平面是完整的地平面的话，那么会在地平面上会有一个蓝色虚线标示的电流；如果TOP层有一个完整的电源平面的话，也会在顶层有一个沿蓝色虚线的回流。此时信号回路有最小的电流回路，向外辐射的能量最小，耦合外部信号的能力也最小。(高频时的趋肤效应也是向外辐射能量最小，原理是一样的。)
  
   



由于高频信号电平和电流变化都很快，但是变化周期短，需要的能量并不是很大，所以芯片是和离芯片最近的退耦电容取电的。当C1足够大，而且反应又足够快(有很低的ESR值，通常用瓷片电容。瓷片电容的ESR远低于钽电容。)，位于顶层的橙色路径和位于GND层的红色路径可以看成是不存在的(存在一个和整板供电对应的电流，但不是与图示信号对应的电流)。
    因此，按图中构造的环境，电流的整个通路是：由C1的正极->IC1的VCC->S1->L2信号线->R1->IC2的GND->过孔->GND层的黄色路径->过孔->电容负极。可以看到，电流的垂直方向有一个棕色的等效电流，中间会感应出磁场，同时，这个环面也能很容易的耦合到外来的干扰。如果和图中信号为一条时钟信号，并行有一组8bit的数据线，由同一芯片的同一电源供电，电流回流途径是相同的。如果数据线电平同时同向翻转的话，会使时钟上感应一个很大的反向电流，如果时钟线没有良好的匹配的话，这个串扰足以对时钟信号产生致命影响。这种串扰的强度不是和干扰源的高低电平的绝对值成正比，而是和干扰源的电流变化速率成正比，对于一个纯阻性的负载来说，串扰电流正比于dI/dt=dV/(T10%-90%*R)。式中的dI/dt (电流变化速率)、dV(干扰源的摆幅)和R(干扰源负载)都是指干扰源的参数(如果是容性负载的话，dI/dt是与T10%-90%的平方成反比的。)。从式中可以看出，低速的信号未必比高速信号的串扰小。也就是我们说的：1kHZ的信号未必是低速信号，要综合考虑沿的情况。对于沿很陡的信号，是包含很多谐波成分的，在各倍频点都有很大的振幅。因此，在选器件的时候也要注意一下，不要一味选开关速度快的芯片，不仅成本高，还会增加串扰以及EMC问题。
    任何相邻的电源层或其它的平面，只要在信号两端有合适的电容提供一个到GND的低电抗通路，那么这个平面就可以作为这个信号的回流平面。在平常的应用中，收发对应的芯片IO电源往往是一致的，而且各自的电源与地之间一般都有0.01-0.1uF的退耦电容，而这些电容也恰恰在信号的两端，所以该电源平面的回流效果是仅次于地平面的。而借用其他的电源平面做回流的话，往往不会在信号两端有到地的低电抗通路。这样，在相邻平面感应出的电流就会寻找最近的电容回到地。如果这个“最近的电容”离始端或终端很远的话，这个回流也要经过“长途跋涉”才能形成一个完整的回流通路，而这个通路也是相邻信号的回流通路，这个相同的回流通路和共地干扰的效果是一样的，等效为信号之间的串扰。
对于一些无法避免的跨电源分割的情况，可以在跨分割的地方跨接电容或RC串联构成的高通滤波器(如10欧电阻串680p电容，具体的值要依自己的信号类型而定，即要提供高频回流通路，又要隔离相互平面间的低频串扰)。这样可能会涉及到在电源平面之间加电容的问题，似乎有点滑稽，但肯定是有效的。如果一些规范上不允许的话，可以在分割处两平面分别引电容到地。
    对于借用其它平面做回流的情况，最好能在信号两端适当增加几个小电容到地，提供一个回流通路。但这种做法往往难以实现。因为终端附近的表层空间大多都给匹配电阻和芯片的退耦电容占据了。
    时间原因就先写这些…如果有遗漏或错误的地方请大家提醒。共同学习提高^_^。

xiaowu8050

不错，学习啊

ckcpyongfu

学习了·····

maomao11-0

学习了