Allegro到OrCAD的回传(来自网络)很实用

2dmin

我们在做原理图设计的时候，往往不会考虑的那么周到，只要在原理上实现了就可以，但是这样一来就为PCB布局布线带来了问题。有些时候具有相同功能的引线如果交叉的话，我们可以通过交换他们的网络来实现非交叉，这样在PCB里面所做的修改再在原理图里面体现出来的这个过程就叫Back Annotation，姑且就叫回传吧，呵呵。废话不多说了，下面我就介绍一下如何使用OrCAD和Allegro实现这个过程。

& V% j* Y, p9 Y0 V) r* i: s4 k, C1 h

4 J, q, E- E! [3 y( d$ B

这是我将要改动的工程，LED这张原理图是要改动的部分，请看下图未改动之前的连接关系。

3 m- X/ c. H* I( y& S7 D

- r! D( ~$ I6 y1 L- g! X1 q# q

由原理图到PCB传递，首先要有网络表，下面先生成我们的网络表文件，这个过程就不细说了，使用过OrCAD的应该都会。生成的网络表文件如下图所示：

4 ^* B3 U+ z! n

8 m2 x, t! {, o# Z

这三个dat文件就是我们的网表，下面的过程就是导入到PCB里面进行布局布线了，这个过程我也不细说，因为这篇文章是专门来讲回传的。下面是我板子布局好之后的图：

4 e, R8 v" h( r: i) O

9 t/ i* F( U3 X% {+ ?; E* @) q" N

是不是看不清，呵呵，来个局部特写，也就是我将要改动的部分：

' W# W; _5 |7 k

4 b$ Z% j& \/ f: B

大家看一下，现在RN8，RN9，RN10下面连接到LED部分的鼠线是交叉的，交换过网络之后如下：

' L8 x, x$ z6 ~, M; d) @, ~: N

! {; ]7 y* `  `3 k' U+ b

现在不交叉了吧，呵呵，也就是说现在PCB中网络连接已经改变了，我们下面的工作就是要把这个变化反映到原理图中去。下面是关键的步骤：
/ U* r" ?4 I0 {6 ~0 t

1.' }3 U8 U# T  W" S; Y$ W
将你所做的改动保存一下；
  J' L. s0 k7 w! b$ W9 C: o

2.
" k) f5 v1 V  }5 I4 f. F导出网络表。, U1 H( h( k% o! x$ T% Y9 m

导出的过程如下所示：

7 @! H& F/ r& G. U. x7 s# Y

% P) N* V5 x: }5 }9 ~7 j

3 Z! Q6 k1 [+ T  q1 w

因为我使用的原理图工具是OrCAD，所以这里logic type选择Design entry CIS，Export to directory选择的是你要导出的网络表的路径，这里最好选你导入网络表时的路径，不然你还得将他们放到一块儿。下图是导出网络表以后的状况：

6 u1 f! S' _, H" E

; g6 A2 T( B* i8 c8 b& Q+ A

Pstchip.dat,pstxnet.dat,pstxprt.dat是OrCAD生成的网络表，compView.dat,funcView.dat,netView.dat,pinView.dat是从Allegro中导出来的网络表。好了，我们需要的东西都已经准备好了，下面就是回传了，呵呵。5 ^0 i6 k* E! |4 ]: x) `+ `

打开你的原理图工程，在工程管理页面下，选中你要回传的工程，然后点击Tools-Back Annotate，出现如下界面：

8 v% {# q, s$ f! e: s9 `+ Z; J0 I

% Y8 B* `! L, H; w( {* b

在这里我们选PCBEditor选项卡，PCB Editor Board File里面选你的电路板（你修改过网络的电路板），NetList里面选你的网络表所在路径（这个路径里面必须包含OrCAD生成的网络表和你从Allegro导出的网络表，共7个dat文件，前面已经说过了），Output的路径是swp文件的输出路径，注意这个文件是输出的，也就是说原先是不存在的，选系统默认的就可以了，当然你也可以改成自己想要的名字和路径，但是注意路径中不要有中文名和空格就行了。下面的Update Schematic是一定要选上的，后面那一项是看swp文件的，可以选也可以不选。最后点击确定，回传就开始了，后面弹出的对话框点击“是”就可以了。看一下回传之后我们的原理图变了没有吧，呵呵。

* L6 M) K8 p# h- t% Z

) O9 ~/ n% C1 w  m, j" M8 U. M0 k

这是回传之后的原理图，看到变化了吧，哈哈，回传成功。分别对比一下RN8,RN9,RN10我们可以看到RN8和RN9的5和8,6和7分别交换了，RN10的7和8交换了，我们没有改变的网络连接还是保持原来的样子。

说了这么多，你应该会了吧。

) E7 c+ v! A. s/ _& c  g0 f, g" Y9 M

注意：

1.* ]- a* W/ a6 A; M
在原理图中生成网络表之后导入到PCB之中，这时的网络表是最原始的，也就是PCB中什么也没改过的；

2., ?) m3 ~- K! ~4 N" m
PCB中修改网络之后，先要保存一下，然后才能导出网络表，不然的话生成的网络表还是未保存以前的；+ m0 m9 p8 _2 {. _

3.! ]5 I! x" ^9 U7 j
原理图进行过回传之后，最好再生成一次网络表，因为这时你虽然原理图和PCB同步了，但是网络表没有同步（网络表才是原理图和PCB沟通的桥梁），等你下次再在PCB中进行过引脚交换以后，想回传到原理图，那么那时候的OrCAD网络表还是原始的，这个时候你一执行回传第一次交换过的网络就会再次交换，也就是说你之前所做的努力白费了。呵呵，这点尤其要注意/ O1 p5 D' S% a/ Z+ v

2 b( P6 K' ~1 w$ H* J9 T, U

下面我想说一下我对Cadence软件回传的一点体会。使用过Allegro的人都知道Allegro的严格，在他里面默认情况下Net是不能更改的，这就是为了保持原理图与PCB一致。里面可以修改网络的命令也就是引脚交换，功能交换，元件交换了，呵呵。不知道你注意到没有引脚交换再怎么换还是在一个元件里面，但是网络交换就不一定了，可能发生在两个元件之间，在这时如果你是软件的设计者你要想实现回传功能你会怎么实现呢？很难吧，也就几乎不可能。所以Cadence干脆就没有这个功能，人家的回传针对的只是上面我所说的三种交换，引脚无论怎样怎样交换都在一个元件内，原理图符号只是一种符号罢了，无论怎样变，只要引脚与实际封装的引脚一一映射，不管你画成什么样，只要电气连接没错误，你的PCB就不会有错。Cadence真是高明，他不让你原理图的连线动，也不让网络动，只让网络上的引脚动，呵呵，这一点实在高。这就是Cadence真正的回注功能。! E) Q! y) y* y  }/ n; V, e+ s

以上只是我个人观点，如有不对，敬请指正。8 ~: `&