电源完整性分析

lcgoneone · 发表于 2012-10-28 17:40:33

电源系统去耦设计要把引脚去耦和电源平面去耦结合使用已达到最优设计。时钟、PLL、
DLL 等去耦设计要使用引脚去耦，必要时还要加滤波网络，模拟电源部分还要使用磁珠等
进行滤波。针对具体应用选择退耦电容的方法也很流行，如在电路板上发现某个频率的干扰
较大，就要专门针对这一频率选择合适的电容，改进系统设计。总之，电源系统的设计和具
体应用密切相关，不存在放之四海皆准的具体方案。关键是掌握基本的设计方法，具体情况
具体分析，才能很好的解决电源去耦问题。

电源完整性分析.pdf (485 KB, 下载次数: 0)