我们从2011年坚守至今，只想做存粹的技术论坛。由于网站在外面,点击附件后要很长世间才弹出下载,请耐心等待,勿重复点击不要用Edge和IE浏览器下载,否则提示不安全下载不了

·手机版开启辅助访问切换到宽版

精彩推荐：PCB作品(几万份PCB原理图共享)软件安装包汇总(所有PCB软件安装包齐全)视频教程汇总(大量电子和PCB相关视频教程）

NTpcb 福州笑话日志

逆天PCB论坛»论坛 › 综合交流论坛 › FPGA | CPLD | DSP › FPGA时序约束问题！！

发新帖

查看: 1412|回复: 1

[求助] FPGA时序约束问题！！

该用户从未签到

15 主题	0 回帖	0 积分

积分: 0

发表于 2015-8-31 17:07:19 | 显示全部楼层 |阅读模式

通知：本站禁止用系统自带的Edge浏览器下载资料。否则下载失败浪费积分。

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区

您需要登录才可以下载或查看，没有账号？立即注册

×

请教一下各位，FPGA的时序约束具体怎么做呢？？？

《《《点击这里展开全文》》》

回复

使用道具举报

禁止用系统自带的Edge浏览器下载资料。否则下载失败浪费积分。

该用户从未签到

0 主题	74 回帖	18 积分

积分: 18

发表于 2015-9-7 22:58:41 | 显示全部楼层

通知：本站禁止用系统自带的Edge浏览器下载资料。否则下载失败浪费积分。

同问，大侠帮帮忙

《《《点击这里展开全文》》》

回复

使用道具举报

禁止用系统自带的Edge浏览器下载资料。否则下载失败浪费积分。

发新帖

公告：服务器刚移机，

大家请不要下载东西。

会下载失败

关于社区|统计|联系我们|隐私条款|免责声明|网站地图|小黑屋|帮助中心|清除痕迹

Copyright ©2011-2024 NTpcb.com All Right Reserved. Powered by Discuz! (NTpcb)

本站信息均由会员发表，不代表NTpcb立场，如侵犯了您的权利请发帖投诉

( 闽ICP备2024076463号-1 ) 论坛技术支持QQ群171867948 ，论坛问题，充值问题请联系QQ1308068381

快速回复 返回顶部 返回列表