我们从2011年坚守至今,只想做存粹的技术论坛。  由于网站在外面,点击附件后要很长世间才弹出下载,请耐心等待,勿重复点击不要用Edge和IE浏览器下载,否则提示不安全下载不了

 找回密码
 立即注册
搜索
查看: 1074|回复: 1

[技术文章] 通信类FPGA入门学什么?非DDC莫属

[复制链接]

该用户从未签到

21

主题

9

回帖

0

积分

一级逆天

积分
0

社区居民终身成就奖

QQ
发表于 2016-5-19 09:45:09 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区

您需要 登录 才可以下载或查看,没有账号?立即注册

×
肯定是DDC(数字下变频)了。

希望本文对FPGA的初学者,并且有可能做通信的童鞋有所帮助。
注:我也是菜鸟,正处于上升阶段,水平较差,考虑不周之处较多,还请大神们多多指教。

DDC经典的就是NCO+MULT+CIC+FIR,这些都是调用IP核,只需要设置参数就行了。
之所以选择这个DDC实验,
一是,简单啊,不需要花时间写很多代码。
二是,理论不简单啊,考察通信基础有没有学好,数字信号处理基础有没有学好。
三是,可以练习Quartus和SignalTap的使用啊。
四是,做出来之后看到了正确的标准的正弦波,大家会有成就感啊。

实验目标:
  将一个处于中频位置的单载波信号(偏离中频10kHz),混到零中频,得到10kHz低频信号,并完成抽取625,使本来
AD的100MHz的采样速率下降到160kHz,最终结果的正弦每个周期有16个采样点。

实验参数:
1.信号源,70.010MHz的正弦波,电平-30dBm就行了。(注意这是单载波,并不是窄带信号,我们就是为了得到这一个单载波)
2.系统时钟,100MHz。
3.AD,采样时钟100MHz。
4.NCO,输入100MHz,输出70MHz(也可以是30MHz,效果一样)。
5.CIC,一共级联2个CIC25_1和CIC5_2,事实上I/Q两路一共四个CIC。每个抽取倍数设置为25,阶数3阶,每个级数1级。
6.FIR,输入的valid接前面的CIC25_2的valid,低通,系统时钟100MHz,阶数37默认,采样速率160kHz,截止频率20kHz,汉明窗,系数位宽12,无抽取,全串行。

实验中,各个输出位宽确定(bit):
AD——12,
NCO——12,
MULT——24,
CIC25_1——24,
CIC25_2——24;
FIR——24.

使用SignalTap观察,采样时钟是FIR的输出valid,采样点数1kHz,运行程序,就可以观察到了。
回复

使用道具 举报

该用户从未签到

458

主题

1539

回帖

4574

积分

二级逆天

PCB画板兼职QQ469573335

积分
4574

社区居民忠实会员社区劳模最爱沙发社区明星原创达人终身成就奖优秀斑竹奖宣传大使奖

QQ
发表于 2016-5-19 11:41:06 | 显示全部楼层
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

公告:服务器刚移机,
大家请不要下载东西。
会下载失败


Copyright ©2011-2024 NTpcb.com All Right Reserved.  Powered by Discuz! (NTpcb)

本站信息均由会员发表,不代表NTpcb立场,如侵犯了您的权利请发帖投诉

( 闽ICP备2024076463号-1 ) 论坛技术支持QQ群171867948 ,论坛问题,充值问题请联系QQ1308068381

平平安安
TOP
快速回复 返回顶部 返回列表