pads logic中CAE封装建立

yyyy138

（一）栅格的设置和显示

PADS Logic有两种栅格（Grid）：设计栅格（Design Grid）和显示栅格（Display Grid）。设计栅格（Design Grid）指的是光标每移动过一小格的距离，确定增加元件（Parts）和连线（Connections）的间距和转角的位置。这个栅格用于绘制项目，如多边形（Polygons）、不封闭图形（Paths）、圆（Circles）和矩形（Rectangles）。最小的栅格设置是2mils。显示栅格（Display Grid）是一种点状的栅格，哟就能够与设计的辅助。可以设置显示栅格与设计栅格匹配，也可以设置显示栅格为设计栅格的倍数。

选择Tools/Options命令，并且选择General标签可以观察到当前的设计栅格（Design Grid）和显示栅格（Display Grid）设置情况。

除了在菜单中设置两种栅格，还可以通过无模命令设置，对于显示栅格，键入字符GD(不区分大小写字母)，在字符窗口将显示一个直接命令，并显示GD字符。键入500，并且回车。也可以键入G 500用来设置设计栅格。

（二）常见参数的设置

常规参数的设置，主要在Tools下来菜单中Options选项中设置。

总体（Global）设置

1、视图（Display）选项中，Display选项为是否打开位图方式。Minimum Display表示最小显示线宽，原理图中所有宽度小于该设定数值的线将以中心线方式显示。

2、栅格（Grid）选项中，Design表示设计栅格，Display Grid表示显示栅格的大小。

3、备份（Automaticbackups）表示备份的时间段和备份文件的数量。

4、光标（Style）下拉菜单中，有小十字（Small cross）光标，大十字（Large cross）光标，满屏（Full cross）光标，可按照自己的需求选择相应的形式，斜交（Diagonal）选择后，视图中的光标将以斜交形式显示。

设计（Design）设置

1、参数（Parameters）的设置：结点（Tie Dot）设置结点的大小，总线拐角长度（Bus Angle）设置总线的拐角处拐角的长度；Preserver RefDes on paste为复制元件后粘贴元件时是否保留原元件名；Allow FloatingConnection为是否允许存在浮动连接。Allow named subnet without labels为是否允许命名的子网络无标签。

2、页面（Sheet）设置：纸张类型和页面类型设置。

3、页面连接设置：Show Off-page Sheet Number为是否显示连接网络所在的页面号，Separators为显示页号外框的符号类型，Numbers per Line代表每行显示的页码数量。

文字（Text）设置，主要针对具体文字的高度和宽度设置。

线宽（Line Widths）设置，主要针对具体的线做宽度的设置。

（三）PADS元件类型

元件类型（Part Type）是指整个添加到原理图中的元件符号，它是由一个或多个CAE封装（CAE Decal）组成，PCB封装（PCB Decal）和电气参数（管脚号码和门的分配）组成。在PADS Logic中只可以建立CAE封装（CAE Decal），在PADS Layout中只能建立PCB封装（PCB Decal），Part Type在两种软件都可以建立。

例如7404的PADS元件类型(Part Type)：

元件类型（Part type）名字： 7404

CAE封装（CAE Decal）： INV

PCB封装（PCB Decal）： DIP14

（四）CAE封装建立

CAE封装（CAE Decal）是一个二维线（2D line）符号，它代表了元件的逻辑功能。使用CAE封装向导（CAE Decal Wizard）步骤如下：

1、选择Tools/Part Editor进入PADS Logic的元件编辑器（Part Editor）。

2、在元件编辑器（Part Editor）中新建CAE封装（CAE Decal）。CAE封装编辑器的原点处会出现字符标记，用来显示元件属性。REF是一个参考编号（如U1），PART_TYPE是一个元件的类型（如74LS74）。

3、在工具条（Toolbar）中选择封装编辑（Decal Editing）图标，打开封装编辑（Decal Editing）工具盒。

4、从装编辑（Decal Editing）工具盒选择CAE封装向导工具（CAE Decal Wizard）。

5、使用Wizard可以快速定义一个方形的逻辑符号，根据提示输入对应参数。

6、选择OK后，一个CAE封装已经建立了，这个过程包括了逻辑符号的建立和端点的添加。对于生成封装的某些管脚不需要的话，可以删除。

（五）端点添加、删除、修改

1、端点添加

通过端点（Terminal）工具盒中选择添加端点（Add Terminal）图标。从中选择PIN的类型。这时端点跟随光标，通过右键选择镜像或翻转方式，放在符号指定处即可。

2、端点修改

选中要修改的端点，选择改变管脚封装（Change Pin Decal）图标，选择要用的管脚类型，点击OK即可。

3、端点删除

选择删除（Delete）图标，点击要删除掉的管脚即可。

（六）不规则外形CAEDecal建立

很多CAE Decal不是方形的，需要手工建立完成。步骤如下：

1、选择二维绘制工具（Creat 2D Line）。

2、点击鼠标右键，选择多边形（Polygon）和45度角（Diagonal）绘图方式

3、在任意点点击鼠标左键，开始绘制二维线。

4、若所绘二维线需要修改，修改二维线（Modify 2D Line）图标可以实现。

5、从工具栏选择添加新的管脚（Add Terminals）添加需要的端点。

（七）Part封装建立
在已经建立CAE封装（CAE Decal）和PCB封装（PCB Decal）的情况下，结合器件的电特性，就可以完成元件类型（Part Type）的建立了。选择Tools/Part Editor进入元件编辑器（Part Editor）。新建Part Type，从工具条中选择Edit Electrical编辑电参数，出现元件信息（Part Information）对话框。
1、  选择门（Gates）的表格，选择添加按钮，添加元件类型的第一个门，在CAE封装区添加CAE封装（CAEDecal）。

2、选择PCB封装(PCB Decal)表格，从库中选择需要的PCB封装。PCB封装后，CAE封装（CAE Decal）就可以分配管脚号码（Pin Numbers）或名字（Names）。分配CAE封装和PCB封装后，直接点击OK后，会出现如下提示：Error: Gate ADecal TEST1 has 16 terminals but gate definition has 0 pins.

原因是因为CAE封装（CAE Decal）中还没有分配管脚号码和名字，点击Edit Graphics后进入Gate Decal编辑中，通过Set Pin Numbers和Set Pin Name设置管脚编号和管脚名称。

Return to Part后重新EditElectrical，点击OK就没有以上的错误报告了。

3、  选择pins标签进行分配信号引脚，可以设置引脚的编号，名字，类型（电源、地、双向、单向等）。

4、选择Attributes表格，选择增加按钮，即可定义属性。

5、对于由多个gates组成的元件类型，需要在Pins中单独设置电源和地引脚的属性，且需要将电源和地的引脚类型设为Signal pin，但是在原理图添加元件的时候，会出现电源和地引脚无法显示的情况。建议电源和地引脚单独建立一个CAE封装，这样就不存在部分引脚无法显示的情况。

（八）中英文文字输入

1、点击添加文字（Add Test）图标，出现添加文件字对话框。

2、依次有输入文本、X坐标、Y坐标，字体旋转、字体大小、字体类型等设置。

3、设置处理后，点击OK按钮，这时输出的文本粘连在光标上，将光标放在需要的位置，点击鼠标左键，文本输入框会继续弹出，科技继续输入字体，或点击Cancel按钮结束文字输入。

4、需输入中文时，点击Tools下拉菜单中Options选项，弹出Options菜单，在General的Text Encoding，选择简体中文（Chinese Simplify）。

5、然后点击添加文字，输入中文即可。

（九）PADS Logic与Layout通讯

PADS Logic的OLE功能可以使PADS Logic与PADS Layout之间进行交叉探测，在一个应用程序中交叉搜索被选网络、元件或管脚，而另一个应用程序中被自动选中。使用这一功能，可以采用原理图驱动方式进行布局或设计后的设计查看。将PADS Logic与PADS Layout打开，且将两个程序窗口调整为各占一半屏幕大小。

1、点击工具条的Layout/Router Link Properies,在出现的PADS layout连接对话框，选择设计表（Design）。

2、 选择传送网络（Send Netlist）按钮，自动从PADSLogic中输出一个网表，并将网表送出，通过PADS layouyt的OLE功能，PADSlayout将网表输出。

lium1850