cadence如何生成网表

xf15059 · 发表于 2017-1-5 08:41:59

您需要登录才可以下载或查看，没有账号？立即注册

×

Cadence如何生成网表的详细教程

工具/平台

方法/步骤

1

[/table][/li][li]

2

对所有元件进行编号，确保没有遗漏。否则生成网表失败。

[/li][li]

3

双击元件设置pcb封装属性，并对整个原理图所有元件设置pcb Footprint属性。

[/li][li]

4

对整个工程进行DRC检查。选中工程管理器中的DSN文件------菜单栏，Tools------Design Rules Check。并查看是否有错误发生，如果对话框信息没有error，说明 DRC检查通过了。

[/li][li]

5

生成网络表，选中工程管理器中的DSN文件------菜单栏，Tools------Create Netlist。网表会自动生成到本工程文件夹下面的allegro文件夹里面。

[/li][li]

6

打开allegro文件夹，其中netlist.log文件是生成记录日志，里面有生成及错误信息。最好用专用文字处理软件打开，或者简单的Notepad++软件打开查看。

[table=100%,#333333]

7

END

注意事项

fairy0212 · 发表于 2017-1-5 08:47:17

可惜了，图片看不到

pcb的小懂 · 发表于 2017-1-5 10:42:08

提示: 作者被禁止或删除内容自动屏蔽

lyh0739 · 发表于 2017-1-6 08:54:07

学习下，，

阿耳筏 · 发表于 2017-6-22 21:08:08

学习了，谢谢诶

xuexue · 发表于 2017-9-6 08:46:20

学习

huangy · 发表于 2017-9-8 08:50:10

yuxin78918796 · 发表于 2017-9-8 08:53:10

好是好，但图打不开

pcb新手学习 · 发表于 2017-9-11 14:48:35

提示: 作者被禁止或删除内容自动屏蔽

lf2k2022 · 发表于 2024-4-7 00:05:09

		自动登录	找回密码
密码			立即注册

[技术文章] cadence如何生成网表