信号完整性问题常产生影响

电子小跑腿

信号完整性问题常产生影响：
1）时序 2）噪声3）电磁干扰
噪声问题可以归结为四类：
1）单一网络的信号完整性问题
   信号路径与返回路径由于阻抗突变引起的反射与失真。任何改变横截面积、网络的拓扑结构以及附加元件等都将改变信号所感受到的阻抗，即阻抗突变。
   引起突变的因素有： 1>线宽变化 2>层转换（过孔） 3>返回路径上的间隙 4>接插件
                      5>分支线、T型网络或桩线 6>网络末端
   减小阻抗突变思想：保持整个网络中信号所感受到的阻抗不变。
               方法：1> 走线阻抗为常量或可控；
                     2> 使用保持阻抗保持不变的拓扑结构的布线规则；
                     3> 关键位置放置合适阻值的电阻来控制反射并设法是接收信号干净些。
2）两个或多个网络间的串扰
    网络间容性耦合或感性耦合，把有害噪声从一个网络传递到另一个网络。
    在可控阻抗传输线，且走线有很宽的均与返回路径，相对的容性耦合与感性耦合大小相当，这两种效应在静态线的近端和远端的叠加方式不一样，因而串扰也不一样。


    感应耦合：Vnoise=M*dI/dt， 感应电压噪声取决于临近走线电流变化速度，所以又实用开关噪声来描述电感线圈中电流产生的噪声。
返回路径为均匀平面可以实现最低串扰，一旦均匀平面发生变化，就会增加传输线间的耦合噪声，其中感性耦合比容性耦合增加的多。
减小噪声思想：优化信号线的物理设计以减小耦合，
        方法：增加互连线距离、使用介电常数较小的材料、
              减小互连线长度、增大信号上升沿时间、使用小尺寸封装IC。
3）电源和地分配中的轨道塌陷
   电流变化时，在电源路径和地线路径间的阻抗将产生一个压降，这个压降意味着IC的供电电压减小。
思想：使电源分配系统（PDS）阻抗最小
方法：1） 电源平面和地平面间介质尽可能薄，
      2）低电感的去耦电容
      3） IC放置多个很短的电源与地引脚、片内加去耦电容。
4）来自整个系统的电磁干扰和辐射
    信号完整性问题的根源也是电磁干扰的根源。即使远远低于信号完整性噪声容限的噪声也会引起眼中的电磁辐射。
噪声源：1>差分信号转换成共模信号，最终在外部的双绞电缆线上输出;2> 电路板上的地弹会在外部单端屏蔽线上产生共模电流
思想：电磁干扰三个方面：噪声源、辐射传播路径、天线
方法：降低工作频率、屏蔽隔离、IO口铁氧体吸收等

lfc

          

sony545154

      

jbb2013

写的很好

xjz632

      

sym21ic

好文章

why1532

    

lozgwn

学习了，