3998| 51
|
[资料贡献] FPGA,cpld实现ADC电压采样的试验(可以采集音频>8khz ),LVDS 应 |
《《《 点击这里展开全文 》》》 | |||||
发表于 2017-4-16 07:55:36
|
显示全部楼层
| |
发表于 2017-4-16 08:26:42
|
显示全部楼层
| |
发表于 2017-4-17 08:22:28
|
显示全部楼层
| |
发表于 2017-4-17 08:23:38
|
显示全部楼层
| |
发表于 2017-4-17 08:53:37
|
显示全部楼层
| |
发表于 2017-4-17 09:01:53
|
显示全部楼层
| |
发表于 2017-6-29 13:05:10
|
显示全部楼层
| |
发表于 2017-11-16 15:25:33
|
显示全部楼层
| |
发表于 2017-11-19 09:06:24
|
显示全部楼层
| |