|
|
马上注册，结交更多好友，享用更多功能，让你轻松玩转社区
您需要 登录 才可以下载或查看，没有账号？立即注册
×
新人来到论坛，主要为了向各位LAYOUT大师学习ALLEGRO与PADS的LAYOUT技术。在LAYOUT方面个人很难有什么拿得出手的源码可以分享。在CANDENCE的软件之中，个人唯一能够驾驭的尚可的软件可能也就是其PSPICE仿真系统了。
为了能够在论坛中尽快成长（说白了，就是多得金币，尽快升级到逆天二级，哈哈）。故此分享一下一个自己原创小仿真。
做为一名技术工程师，在技术的海洋里，个人愿意与各位大师一起分享与求教。
废话结束：直接上文,文章来自在下的QQ空间：http://user.qzone.qq.com/541974850/blog/1461509506
MOSFET开关模式下运行就是使器件在尽可能短的时间内实现在最高和最低阻抗状态切换。由于MOSFET的实际开关时间(10ns~60ns)长度是理论开关时间(20ps~200ps) 的至少2~3阶倍，理解这种差别就显得特别重要。
MOSFET的开关性能由这些电容端的电压能够多快改变而决定。因此，在高速开关装置中，MOSFET最重要的参数就是寄生电容。电容CGS和CGD的大小取决于器件的实际几何尺寸，而电容CDS是寄生双极性晶体管(即MOSFET体二极管)的基极-集电极二极管电容。
CGS电容的形成是由于源极和门极的沟道区域的交叠。它的值由这个区域的实际几何尺寸决定，并且在各种不同运行条件下保持常数(线性)。
CGD是两种作用下的结果。一部分是JFET区域和门极区域的交叠(产生的)，另一部分容值是耗尽层产生的，这是非线性的。CGD的等效电容是器件漏源极电压的函数，可近似由下式表示：
CDS电容也是非线性的，因为它是体二极管的结电容。它与漏源电压的函数关系如下：
不幸的是，技术资料没有直接给出上述电容值，而是间接的给出电容CISS，CRSS和COSS，它们之间的关系如下：
更复杂的是CGD电容，由于它处在开关装置里面器件输入与输出间的反馈路径，那么相应的其有效值更大依赖于MOSFET的漏源极电压。这种现象称之为米勒效应。可由下式描述：
因为CGD和CDS容值与电压有关，技术资料给出的值只在测试条件下有效。计算特定装置相应的平均电容必须要用必要的充电来实现电容的实际电压改变。对大多数功率MOSFET来说下面的近似关系很有效：
在mosfet驱动中“臭名昭著”的米勒效应啊！
开始仿真MOSFET的实际开关性能.仿真采用IR公司的IRFP240 POWER MOSFET.
datasheet参数如下：
为了更容易理解基本(开关)过程，首先忽略电路寄生电感，然后分别分析它们各自对基本工作过程的影响。
仿真电路采用钳位感性开关，因为大多数开关电源中使用的MOSFET和高速门极驱动电路工作在这种模式下。
这里IDC电流源代表的是电感。其电流在很短的开关间隔中可看作常数。二极管在MOSFET关断期间为电流提供通道，同时将MOSFET漏极电压钳位到直流电源所表示的输出电压。
注：为了使仿真结果能够具有更好的可观测性，故意设置了一个较大的RGATE.
PSPICE PROBE全图：
、
图上1：VGS
图上2：IG
图上3：VDS
图上4：ID
独立分析下开关过程：
A. 导通过程
功率mosfet完整导通过程：
第一阶段，器件输入电容的从0V充电到VTH。在此期间大部分的门极电流充入电容CGS。少部分电流也流入CGD电容。随着门极电压的升高，CGD的电压略有减小。
这一阶段称之为开通延时，因为器件的漏极电流和漏极电压还没有改变。一旦门极电压达到门坎电压水平，MOSFET即将导通电流。
如图：
第二阶段，门极电压将由VTH上升到米勒效应水平VGS,Miller。如果电流与门极电压成比例这就是一个线性(工作状态)。电容就像第一阶段一样在门极电流流入CGS和CGD，VGS电压上升。在器件的输出漏极电流在上升，同时ds电压保持在先前的水平(VDS,OFF)。
在所有电流转入MOSFET并且二极管完全关断来阻止反向电压通过它的PN结以前，漏极电压必须保持在输出电压水平。
第三阶段后，门极已经充电到足够的电压(VGS,Miller)来(使MOSFET)承载全部电流，此时整流二极管也已关断。这样漏极电压可以下降了。当器件的漏极电压下降时，gs电压保持稳定。这是门极电压波形中的米勒效应区。驱动中得到的所有门极电流使电容CGD放电，这利于ds间电压的快速变化。器件的漏极电流受外部电路也就是电流源限制保持常量。
第四个阶段，导通最后阶段是通过提高门极驱动电压来完全增强MOSFET的导电沟道。VGS的最终幅度决定了器件在开通阶段最终的导通电阻。因此，在第四阶段，通过对CGS和CDS充电，VGS从VGS,Miller上升到它的最终值VDRV，门极电流被这两个电容分为两部分。在这两个电容充电期间，漏极电流仍保持常数，ds电压略有下降因为器件的导通电阻减小了。
B. 关断过程
MOSFET关断过程基本上可以用类似前一部分导通过程的步骤来描述。初始态VGS等于VDRV，器件中的电流是全部的负载电流，用IDC表示。DS电压的定义是由MOSFET的RDS(on)和IDC(决定)。
第一阶段是关断延时阶段，这一阶段要求电容CISS从初始值放电到米勒(效应)时期。在此期间门极电流由CISS自身提供，流过MOSFET的CGS和CGD。器件的漏极电压略有上升因为过渡驱动电压在减小，而漏极的电流不变。
第二阶段，MOSFET的ds电压从ID*RDS(on)上升到最后的VDS(on)，最后ds电压被钳位等于输出电压。此阶段对应于门极电压波形的米勒平台，门极电流完全就是CGD的充电电流，因为gs电压为常数。这个电流由功率部分的旁路电容提供，并且从漏极电流分出。漏极的总电流仍然等于负载电流。也就是说电感电流，由IDC电流源表示。
第三阶段：门极电压继续从VGS,Miller下降到VTH。因为CGD在前一阶段充满了电，门极电流的大部分就从CGS流出。MOSFET处于线性工作区并且下降的gs电压导致了漏极电流降低直到这一阶段末期接近0。与此同时由于整流二极管的正向偏置，漏极电压稳定在VDS(off)。
第四阶段：也就是关断过程的最后一步是器件输入电容的完全放电。VGS进一步降低直到为0V。类似于关断过程的第三阶段，门极电流的更大一部分，由CGS电容提供，器件的漏极电流和电压不变。
总结上面结果，可以得到结论，MOSFET能够在最高和最低阻抗状态(或者开通和关断)四个阶段内切换。四个阶段的总时间长度是寄生电容值、这些寄生电容上电压变化量以及门极驱动电流的函数。这强调了高度高频开关装置中器件正确选择、门极驱动优化设计的重要性。
MOSFET开关波形开通关断延时、上升下降时间的特性参数在其技术资料上列出。不幸的是，这些数字是根据具体测试条件、电阻性负载下给出的，使不同厂商生产的产品难以比较。而且，带有电感性钳位负载的实际装置中开关性能与技术资料中给出的数字有很大不同。
而利用PSPICE仿真工具，可以清晰而准确的得到“四个阶段”的驱动过程与时间长度。更能够在实际电路中对驱动参数完成优化设计。
C. 功率损耗
功率装置中的MOSFET会导致一些不可避免的损耗，这可以分为两部分。
驱动损耗：
两种损耗的机理中较为简单的是器件的门极驱动损耗。如前所述，MOSFET开通和关断包括对电容CISS的充放电。当电容上的电压变化时，上面一定的电荷被转移。改变这些电荷要求门极电压由0V和实际门极驱动电压VDRV间变化，电荷由MOSFET技术资料上面门极电荷与gs电压曲线的比值表征。
以下为IRFP240功率MOSFET厂商提供datasheet中的曲线：
这幅图给出了一个门极电荷作为门极驱动电压函数的相对精确的最坏情况的估算。用于产生各自曲线的参数是器件ds关断状态电压。VDS(off)影响了处于曲线平台部分下面的米勒电荷和开关周期中要求的门极总电荷。一旦得到图中门极总电荷，门极电荷损耗可以用下式计算：
这里VDRV是门极驱动波形的幅值，fDRV是门极驱动频率，fDRV在大部分情况下等于开关频率。有趣的是上式所提的QG•fDRV项给出了驱动门极所需要的平均偏置电流。
消耗功率的器件可以看作门极驱动路径中的串联电阻。每个开关周期中需要的门极电荷必须通过驱动的输出阻抗、外部门极电阻、内部门极晶格电阻。 功率损耗与电荷在电阻上多快放电没有关系。
驱动功率损耗可以表示为：
门极驱动电路可以用一个电阻性输出阻抗表示，这种假设对基于MOS的门极驱动是有效的。当双极性晶体管在门极驱动电路中使用时，输出阻抗变为非线性，公式也不再能得到正确的结果。可以认为如果使用阻值小的门极电阻，大部分门极驱动损耗在去驱动电路中耗掉。如果RGATE足够大来限制IG使其低于双极性驱动器的输出电流容量，那么大部分门极驱动功率损耗耗散在RGATE上。
再做个参数扫描：
除了门极驱动功率损耗外，晶体管产生的开关损耗通常认为是由于很短时间内高电流和高电压同时存在。为了保证开关损耗最小，这段时间就必须要减小。由MOSFET的开通和关断过程来看，这种情况只在它们的第2和第3个开关过渡阶段发生。这些阶段对应器件的线性区时，门极电压在VTH和VGS,Miller，导致器件中电流变化；对应米勒平台区时，漏极电压经过开关过渡。
正确的设计高速门极驱动电路是一个非常重要的实现。要注意门极驱动电路最重要的参数是它在米勒平台电压水平时源极下降电流能力。在驱动器输出阻抗处最大VDRV的情况下测得的峰值电流能力与MOSFET的开关性能几乎没有关系。
粗略估算MOSFET开关损耗可以通过将开关过渡状态中的第2第3 阶段的门极驱动电流、漏极电流、漏极电压波形进行近似线性简化计算得到。首先分别得到第2和第3阶段的门极驱动电流：
假设IG2将器件输入电容的电压从VTH变到VGS,Miller；IG3是电容CRSS的放电电流，将漏极电压从VDS(off)变为0V，近似开关时间可以用下式给出。
开关损耗：
| 附近。再将波形线性近似，两段时间内的功率损耗可以估算为 |
总的开关损耗是两个损耗之和，这就得到下面简化的表达式：
利用PSPICE进行仿真：
MOSFET导通过程的开关损耗：
|
|
再发某公司的PADS格式 PCB封装库全套共享
Allegro超强最全模仿PADS快捷键实现Z切换层
RK3576图片展示
xilinx XC7Z010/020-TLZ7x-EasyEVM-A3
TL138_1808_6748F-EVM-A2_16D2
CH7026B-RGB转VGA
120W 电源板PCB文件共享
allegro羊皮卷
龙迅LT7911UXC+RTS5880 做的VR眼镜 方案原
再发某公司的PADS格式封装大全 PCB封装库全
家电/温控器触摸IC高抗干扰触摸芯片VK3606D
60N10 N型沟道MOSFET产品概述
从零开始学ALTIUM DESIGNER电路设计与PCB制
电子天线罩测试仪的技术原理和应用场景
发表于 2017-5-16 22:36:09
